| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-09-18 15:45 Challenge for Ultrafast 10K-Node NoC emulation on FPGA ○Thiem Van Chu・Shimpei Sato・Kenji Kise（Tokyo Inst. of Tech.）  RECONF2014-21 |
|
| 抄録 | （和） | 単一チップに搭載するコア数の増加に伴い，アーキテクチャ設計および性能評価をするためのシミュレーション時間は深刻な問題となっている．本稿では，シミュレーション精度を損なうことない超高速なFPGAベースのNoCエミュレータを提案する．これは，10Kノード規模のシミュレーションを実現できる最初のFPGAベースのNoCエミュレータである．NoCの全ての物理ノードをFPGAに直接実装するのではなく，一つまたは複数の物理ノードを時分割に利用することで全体ネットワークの動作をエミュレートする．また，NoCシミュレーションで必要となる，無限のソースキューの動作を正確にエミュレートする方法を提案する．提案したNoCエミュレータをVirtex 7 FPGAに実装し，性能評価を行った．我々は，FPGAベースのNoCエミュレータがサイクルレベル正確性を維持したまま，ソフトウェアベースのNoCシミュレータの438倍の速度でエミュレーションできることを確認した． |
| （英） | With thousands of cores in the near future NoC architectures, the simulation time is a serious problem that makes architectural design explorations and performance evaluations become infeasible in many cases. This paper proposes an FPGA-based NoC emulator which can achieve an ultrafast simulation speed without compromising the simulation accuracy. Our NoC emulator is the first FPGA-based one which is able to accurately emulate 10K-Node scale NoCs. Instead of directly implementing NoC designs on an FPGA, we emulate the behavior of the entire network using a small number of physical nodes. Moreover, we propose a method to implement the infinite source queues which are required to store injection packets until they can be accepted by the network. We show that an implementation of our NoC emulator on a Virtex 7 FPGA can achieve 438x simulation speedup over a software-based simulator while maintaining the simulation accuracy. | |
| キーワード | （和） | FPGA / NoC / メニーコアアーキテクチャ / サイクルアキュレートシミュレーション / / / / |
| （英） | FPGA / NoC / Many-core Architecture / Cycle-Accurate Simulation / / / / | |
| 文献情報 | 信学技報, vol. 114, no. 223, RECONF2014-21, pp. 23-28, 2014年9月. | |
| 資料番号 | RECONF2014-21 | |
| 発行日 | 2014-09-11 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2014-21 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2014-09-18 - 2014-09-19 |
| 開催地（和） | 杜の宿 |
| 開催地（英） | |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2014-09-RECONF |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Challenge for Ultrafast 10K-Node NoC emulation on FPGA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | NoC / NoC |
| キーワード(3)（和/英） | メニーコアアーキテクチャ / Many-core Architecture |
| キーワード(4)（和/英） | サイクルアキュレートシミュレーション / Cycle-Accurate Simulation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | チュ ヴァン ティエム / Thiem Van Chu / チュ ヴァン ティエム |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 佐藤 真平 / Shimpei Sato / サトウ シンペイ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 第3著者 氏名（和/英/ヨミ） | 吉瀬 謙二 / Kenji Kise / キセ ケンジ |
| 第3著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Inst. of Tech.) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-09-18 15:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2014-21 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.223 |
| ページ範囲 | pp.23-28 |
| ページ数 | 6 |
| 発行日 | 2014-09-11 (RECONF) |
[研究会発表申込システムのトップページに戻る]