| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-11-26 09:15 タイミングエラーへの耐性を持つフリップフロップ設計 ○鈴木大渡・史 又華・戸川 望（早大）・宇佐美公良（芝浦工大）・柳澤政生（早大）  VLD2014-79 DC2014-33 |
|
| 抄録 | （和） | 集積回路の微細化の影響により，回路のばらつきが大きくなっており，設計に必要な電源電圧やクロック周波数のマージンが増大している．マージンの緩和のため，タイミングエラーへの耐性を持つ回路の構造が盛んに研究されている． 本稿では，フリップフロップの動作とラッチの動作を動的に切り替えることによりタイミングエラー耐性を実現するTime Borrowing Flip-Flop(TBFF) のトランジスタレベルの構造を2通り提案した．また，HSPICE シミュレーションによる評価を行い，従来手法と比較して消費エネルギーを最大20.6%削減できることを示した． |
| （英） | Under the influence of the miniaturization of the integrated circuit, the variation of the operation condition of the circuit becomes bigger, and margins of the supply voltage and the clock frequency necessary for a design increase. For the mitigation of the margin, the structure of the circuit with the timing error tolerance is studied flourishingly. In this paper, we propose two new Time Borrowing Flip-Flops (TBFF) in transistor level to realize timing error tolerance by switching from flip-flop to latch dynamically. HSPICE simulation results show that the proposed TBFF can achieve up to 28.1% power reduction when compared with existing works. |
|
| キーワード | （和） | フリップフロップ / PVTばらつき / 安全マージン / タイムボローイング / タイミングエラー / / / |
| （英） | flip-flop / PVT variation / safety margin / time-borrowing / timing error / / / | |
| 文献情報 | 信学技報, vol. 114, no. 328, VLD2014-79, pp. 45-50, 2014年11月. | |
| 資料番号 | VLD2014-79 | |
| 発行日 | 2014-11-19 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2014-79 DC2014-33 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2014-11-26 - 2014-11-28 |
| 開催地（和） | ビーコンプラザ（別府国際コンベンションセンター） |
| 開催地（英） | B-ConPlaza |
| テーマ（和） | デザインガイア2014 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2014 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2014-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | タイミングエラーへの耐性を持つフリップフロップ設計 |
| サブタイトル（和） | |
| タイトル（英） | Design of Flip-Flop with Timing Error Tolerance |
| サブタイトル（英） | |
| キーワード(1)（和/英） | フリップフロップ / flip-flop |
| キーワード(2)（和/英） | PVTばらつき / PVT variation |
| キーワード(3)（和/英） | 安全マージン / safety margin |
| キーワード(4)（和/英） | タイムボローイング / time-borrowing |
| キーワード(5)（和/英） | タイミングエラー / timing error |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 鈴木 大渡 / Taito Suzuki / スズキ タイト |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 史 又華 / Youhua Shi / シ ヨウカ |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第3著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 宇佐美 公良 / Kimiyoshi Usami / ウサミ キミヨシ |
| 第4著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： SIT) |
| 第5著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第5著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-11-26 09:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2014-79, DC2014-33 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.328(VLD), no.329(DC) |
| ページ範囲 | pp.45-50 |
| ページ数 | 6 |
| 発行日 | 2014-11-19 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]