| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-12-01 15:15 ［ポスター講演］次世代アプリケーションのための包括的なアーキテクチャ探索環境の検討 ○竹内昌平・高前田 (山崎) 伸也・姚 駿・中島康彦（奈良先端大）  ICD2014-77 CPSY2014-89 |
|
| 抄録 | （和） | グラフ処理や機械学習といった，今後より重要になると考えられるアプリケーションの多くは，不規則な制御フローやメモリアクセスパターンを持つ． 現在，汎用CPUに加えてGPUなどのアクセラレータを持つヘテロジニアスな計算機システムが普及しつつあるが，それぞれが持つ各ハードウェア要素がどの程度性能に寄与しているかは明らかになっていない． 本研究では，次世代アプリケーションに適した効率的なプロセッサアーキテクチャ構成を模索するための，異なる構成を持つプロセッサを包括的に評価できるシミュレーション環境を実現する． また，初期実装により単一コア，単一スレッドでグラフ処理の1つであるトライアングルカウンティングの処理に有効な命令ウィンドウサイズの評価を行った． |
| （英） | Emerging applications, such as graph processing and machine learning, contain several irregular memory access patterns and control flows. While heterogeneous computing systems which consist of general CPUs and accelerators, such as GPU, have been widely used, the performance contribution given by each microarchitectual component of such hardware is still inapparent. In this paper, we propose a comprehensive processor evaluation environment that can evaluate various architecture settings. We evaluate the performance of triangle counting to identify the appropriate instruction window size for a single OoO core. |
|
| キーワード | （和） | グラフ処理 / アーキテクチャ解析 / 命令レベル並列性 / スレッドレベル並列性 / / / / |
| （英） | Graph processing / Architecture Exploration / Instruction-level parallelism / Thread-level parallelism / / / / | |
| 文献情報 | 信学技報, vol. 114, no. 346, CPSY2014-89, pp. 25-27, 2014年12月. | |
| 資料番号 | CPSY2014-89 | |
| 発行日 | 2014-11-24 (ICD, CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2014-77 CPSY2014-89 |
|
| 研究会情報 | |
| 研究会 | ICD CPSY |
| 開催期間 | 2014-12-01 - 2014-12-02 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 学生・若手研究会 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2014-12-ICD-CPSY |
| 本文の言語 | 日本語 |
| タイトル（和） | 次世代アプリケーションのための包括的なアーキテクチャ探索環境の検討 |
| サブタイトル（和） | |
| タイトル（英） | A Study on a Comprehensive Architecture Exploration Environment for Emerging Applications |
| サブタイトル（英） | |
| キーワード(1)（和/英） | グラフ処理 / Graph processing |
| キーワード(2)（和/英） | アーキテクチャ解析 / Architecture Exploration |
| キーワード(3)（和/英） | 命令レベル並列性 / Instruction-level parallelism |
| キーワード(4)（和/英） | スレッドレベル並列性 / Thread-level parallelism |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 竹内 昌平 / Shohei Takeuchi / タケウチ ショウヘイ |
| 第1著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第2著者 氏名（和/英/ヨミ） | 高前田 (山崎) 伸也 / Shinya Takamaeda Yamazaki / タカマエダ ヤマザキ シンヤ |
| 第2著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第3著者 氏名（和/英/ヨミ） | 姚 駿 / Jun Yao / ヤオ ジュン |
| 第3著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第4著者 氏名（和/英/ヨミ） | 中島 康彦 / Yasuhiko Nakashima / ナカシマ ヤスヒコ |
| 第4著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-12-01 15:15:00 |
| 発表時間 | 120分 |
| 申込先研究会 | CPSY |
| 資料番号 | ICD2014-77, CPSY2014-89 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.345(ICD), no.346(CPSY) |
| ページ範囲 | pp.25-27 |
| ページ数 | 3 |
| 発行日 | 2014-11-24 (ICD, CPSY) |
[研究会発表申込システムのトップページに戻る]