講演抄録/キーワード |
講演名 |
2015-01-27 14:50
[招待講演]次世代垂直磁化MTJと非対称磁場補正技術を用いたキャッシュメモリ向け低電力高密度STT-MRAM ○池上一隆・野口紘希・鎌田親義・天野 実・安部恵子・櫛田桂一・落合隆夫・下村尚治・板井翔吾・才田大輔・田中千加・川澄 篤・原 浩幸・伊藤順一・藤田 忍(東芝) SDM2014-142 エレソ技報アーカイブへのリンク:SDM2014-142 |
抄録 |
(和) |
近年のプロセッサにおける性能向上はキャッシュメモリの増大に頼っている。しかしながら、従来のキャッシュメモリでは、SRAMのリーク電力や大きなセルサイズが課題として知られている。キャッシュメモリの低電力化と省面積化を同時に実現する技術として、MTJの利用が期待されている。MTJを利用したキャッシュメモリでは、書き込み電力の低減とロジックCMOSとのインテグレーションが課題である。本稿では上記の課題を解決するために、次世代MTJの開発、低温インテグレーション技術、そしてキャッシュメモリのデータの非対称性を利用した非対称磁場補正技術を開発した。提案技術を使用することで、7%のパフォーマンスオーバーヘッドで60%のキャッシュメモリの電力削減が可能なことを示した。 |
(英) |
Due to difficulty to increase clock frequency, recent processors increase cache memory to improve performance. However, leakage current and large cell size of SRAM is known to be issues. To reduce power and area simultaneously, magnetic tunneling junction (MTJ) based cache memory is considered promising. There are two issues for realizing MTJ based cache memory, one is large write current of MTJ and the other is integration with logic CMOS. In this paper, we develop three technologies to resolve these issues, low power advanced-MTJ development, low temperature integration technology and asymmetric compensation technology which utilize asymmetry of cache data. By proposed technology, cache power can be reduced 60% with only 7% performance overhead. |
キーワード |
(和) |
MTJ / MRAM / STT-MRAM / キャッシュメモリ / ノーマリーオフコンピューティング / / / |
(英) |
MTJ / MRAM / STT-MRAM / cache memory / normally-off computing / / / |
文献情報 |
信学技報, vol. 114, no. 421, SDM2014-142, pp. 29-32, 2015年1月. |
資料番号 |
SDM2014-142 |
発行日 |
2015-01-20 (SDM) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
SDM2014-142 エレソ技報アーカイブへのリンク:SDM2014-142 |