| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2015-03-02 15:45 3次元LSIフロアプラン探索のための重矩形分割の表現方法に関する研究 ○小貝和史・藤吉邦洋（東京農工大）  VLD2014-159 |
|
| 抄録 | （和） | 3次元LSIのフロアプラン設計でTSVの位置を考慮するために層の重なり情報を含めた表現として重矩形分割が提案された。 重矩形分割とは、2次元LSIのフロアプラン表現としてしばしば用いられるチップを表す矩形の領域を水平および垂直線分により小矩形の領域（部屋）に分割した矩形分割を複数重ねたものである。 しかし、重矩形分割の既存の表現方法は、表現が複雑であったり問題サイズが決まっても表現のサイズが決まらないなどの問題がある方法しか提案されていなかった。 そこで本稿では、重矩形分割を問題サイズの線形長の数列で表現する方法を提案する。 |
| （英） | A stacked-rectangular-dissection, which consists of several rectangular-dissections, each of which is a rectangular area dissected into some small rectangular regions (rooms) by vertical/horizontal line segments and is often used as a floorplan of 2D-LSI, were proposed for floorplan of 3D-LSI considering a placement of through-silicon-vias (TSVs). However, conventional representation methods of stacked-rectangular-dissections have several problems, such as the length of a representation is indefinite even if the number of rooms and layers are given. In this paper, we propose a new representation, whose length is linear length of the number of rooms and layers, of stacked-rectangular-dissections. |
|
| キーワード | （和） | Simulated Annealing / 矩形分割 / 重矩形分割 / / / / / |
| （英） | Simulated Annealing / Rectangular Dissections / Stacked Rectangular Dissections / / / / / | |
| 文献情報 | 信学技報, vol. 114, no. 476, VLD2014-159, pp. 37-41, 2015年3月. | |
| 資料番号 | VLD2014-159 | |
| 発行日 | 2015-02-23 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2014-159 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2015-03-02 - 2015-03-04 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2015-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 3次元LSIフロアプラン探索のための重矩形分割の表現方法に関する研究 |
| サブタイトル（和） | |
| タイトル（英） | Studies on Representation of Stacked Rectangular Dissections for 3D-LSI Floorplan |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Simulated Annealing / Simulated Annealing |
| キーワード(2)（和/英） | 矩形分割 / Rectangular Dissections |
| キーワード(3)（和/英） | 重矩形分割 / Stacked Rectangular Dissections |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小貝 和史 / Kazufumi Kogai / コガイ カズフミ |
| 第1著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 第2著者 氏名（和/英/ヨミ） | 藤吉 邦洋 / Kunihiro Fujiyoshi / |
| 第2著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 講演者 | 第1著者 |
| 発表日時 | 2015-03-02 15:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2014-159 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.476 |
| ページ範囲 | pp.37-41 |
| ページ数 | 5 |
| 発行日 | 2015-02-23 (VLD) |
[研究会発表申込システムのトップページに戻る]