| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2015-03-03 15:00 ［記念講演］A Performance Enhanced Dual-switch Network-on-Chip Architecture ○Lian Zeng・Takahiro Watanabe（Waseda Univ.）  VLD2014-170 |
|
| 抄録 | （和） | Network-on-Chip (NoC) is an attractive solution for future systems on chip (SoC). The network performance depends critically on the performance of packets routing. However, as the network becomes more congested, packets will be blocked more frequently. It would result in degrading the network performance. In this article, we propose an innovative dual-switch allocation (DSA) design. By introducing two switch allocations, we can make utmost use of idle output ports. Experimental results show that our design significantly achieves the performance improvement in terms of throughput and latency at the cost of very little power overhead. |
| （英） | Network-on-Chip (NoC) is an attractive solution for future systems on chip (SoC). The network performance depends critically on the performance of packets routing. However, as the network becomes more congested, packets will be blocked more frequently. It would result in degrading the network performance. In this article, we propose an innovative dual-switch allocation (DSA) design. By introducing two switch allocations, we can make utmost use of idle output ports. Experimental results show that our design significantly achieves the performance improvement in terms of throughput and latency at the cost of very little power overhead. | |
| キーワード | （和） | network-on-chip / dual-switch / performance enhanced / / / / / |
| （英） | network-on-chip / dual-switch / performance enhanced / / / / / | |
| 文献情報 | 信学技報, vol. 114, no. 476, VLD2014-170, pp. 97-102, 2015年3月. | |
| 資料番号 | VLD2014-170 | |
| 発行日 | 2015-02-23 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2014-170 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2015-03-02 - 2015-03-04 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2015-03-VLD |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | A Performance Enhanced Dual-switch Network-on-Chip Architecture |
| サブタイトル（英） | |
| キーワード(1)（和/英） | network-on-chip / network-on-chip |
| キーワード(2)（和/英） | dual-switch / dual-switch |
| キーワード(3)（和/英） | performance enhanced / performance enhanced |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | Lian Zeng / Lian Zeng / |
| 第1著者 所属（和/英） | Waseda University (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | Takahiro Watanabe / Takahiro Watanabe / |
| 第2著者 所属（和/英） | Waseda University (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2015-03-03 15:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2014-170 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.476 |
| ページ範囲 | pp.97-102 |
| ページ数 | 6 |
| 発行日 | 2015-02-23 (VLD) |
[研究会発表申込システムのトップページに戻る]