| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2015-03-04 13:00 エラー検出回復方式を導入した乗算器の性能検証 ○大月郷史・高橋篤司（東工大）  VLD2014-181 |
|
| 抄録 | （和） | 現在のデジタル集積回路の主流方式では，フリップフロップ間の信号伝搬遅延の最大値が回路性能を決める．そのため最大遅延の削減が設計目標となるが，頭打ちになりつつある．エラー検出回復方式における回路性能はクロック周期と遅延エラー発生率に依存する．本稿では，遅延エラーの発生率が高い回路に関して，クロック周期と回路性能の関係を検証するために乗算器をエラー検出回復方式を用いて設計，FPGA上に実装し，動作・性能検証を行った． |
| （英） | In the current typical of integrated circuits, the performance is determined by the maximum delay between flip-flops. Therfore, the reduction of the maximum delay has been pursured, however, it approaches the limit. In the circuits with the error detection/correction system, the performance is bounded by the clock period and delay error rate. In this paper, we discuss a relation between clock period and delay error rate on a circuit which has high error rate. We evaluate the performance of variable-latency circuit of a multiplier with error-detection/correction system on FPGA. |
|
| キーワード | （和） | エラー検出回復方式 / クロック周期 / 遅延エラー発生率 / 乗算器 / / / / |
| （英） | error-detection/correction system / clock period / delay error rate / multiplier / / / / | |
| 文献情報 | 信学技報, vol. 114, no. 476, VLD2014-181, pp. 159-164, 2015年3月. | |
| 資料番号 | VLD2014-181 | |
| 発行日 | 2015-02-23 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2014-181 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2015-03-02 - 2015-03-04 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2015-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | エラー検出回復方式を導入した乗算器の性能検証 |
| サブタイトル（和） | |
| タイトル（英） | An Evaluation of the Performance of a Multiplier in Error-detection/correction-framework |
| サブタイトル（英） | |
| キーワード(1)（和/英） | エラー検出回復方式 / error-detection/correction system |
| キーワード(2)（和/英） | クロック周期 / clock period |
| キーワード(3)（和/英） | 遅延エラー発生率 / delay error rate |
| キーワード(4)（和/英） | 乗算器 / multiplier |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 大月 郷史 / Satoshi Ohtsuki / オオツキ サトシ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Insutitued of technology (略称： Tokyo Tech) |
| 第2著者 氏名（和/英/ヨミ） | 高橋 篤司 / Atsushi Takahashi / タカハシ アツシ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Insutitued of technology (略称： Tokyo Tech) |
| 講演者 | 第1著者 |
| 発表日時 | 2015-03-04 13:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2014-181 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.476 |
| ページ範囲 | pp.159-164 |
| ページ数 | 6 |
| 発行日 | 2015-02-23 (VLD) |
[研究会発表申込システムのトップページに戻る]