| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2015-03-07 08:55 CMOSアナログ回路におけるバイアス回路制御方式の改良と性能評価 ○堀 遼平（立命館大）・熊本敏夫（阪産大）・白畑正芳・藤野 毅（立命館大）  CPSY2014-175 DC2014-101 |
|
| 抄録 | （和） | 消費電力の小さいセンサノードデバイスの実現のため，ノーマリオフ（Noff）・コンピューティング技術を活用したデバイス制御が注目されている．これはアプリケーションの動作中であっても，使用していないハードウェアへの電源供給を断つことで消費電力を削減する技術である．この技術をアナログ回路にも適用するために，我々はアナログ回路の動作・非動作を，アナログ回路動作に必要である中間電圧を生成するバイアス回路によって制御する手法を提案してきた． 本論文では以前提案したバイアス回路の改良版について述べる．この改良提案構成では動作時にスタートアップ回路に流れる電流を削減することが可能になり，より低消費電力な動作が可能になる．回路モデルに対してSPICEシミュレーションを行い，セトリングタイムにおける総消費電流を約57.8%，動作時の平均消費電流を約68.0%削減したことを確認した． |
| （英） | The power control using Noff (Normally-off) scheme for realization low power sensor node device is gathering a lot of attention. It is the technology that reduces power consumptions by cutting power-supplies for unused hardware even if application is running. To realize Noff scheme for analog circuits, the controlling active state and non-active state in analog circuit devices by bias circuits is proposed. A bias circuit is a part of the analog circuits which generates intermediate voltages for analog operation. In this paper, Improvement of bias circuit for Noff scheme is proposed. The structure of novel bias circuit reduces power consumption while active state. With SPICE simulation, the total current consumption in settling time and the average current consumption in active time are reduced by about 57.8% and 68.0% compared with existing bias circuit. | |
| キーワード | （和） | ノーマリオフ / バイアス回路 / CMOSアナログ回路 / セトリングタイム / 低消費電力化 / / / |
| （英） | Normally-off / Bias Circuit / CMOS analog circuit / Settling time / Low Power / / / | |
| 文献情報 | 信学技報, vol. 114, no. 506, CPSY2014-175, pp. 77-82, 2015年3月. | |
| 資料番号 | CPSY2014-175 | |
| 発行日 | 2015-02-27 (CPSY, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2014-175 DC2014-101 |
|
| 研究会情報 | |
| 研究会 | CPSY IPSJ-EMB IPSJ-SLDM DC |
| 開催期間 | 2015-03-06 - 2015-03-07 |
| 開催地（和） | 奄美市社会福祉協議会 会議室（2F・４F） |
| 開催地（英） | |
| テーマ（和） | 組込み技術とネットワークに関するワークショップ ETNET2015 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2015-03-CPSY-EMB-SLDM-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | CMOSアナログ回路におけるバイアス回路制御方式の改良と性能評価 |
| サブタイトル（和） | |
| タイトル（英） | Improvements and evaluation of bias circuit control for CMOS analog circuit |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ノーマリオフ / Normally-off |
| キーワード(2)（和/英） | バイアス回路 / Bias Circuit |
| キーワード(3)（和/英） | CMOSアナログ回路 / CMOS analog circuit |
| キーワード(4)（和/英） | セトリングタイム / Settling time |
| キーワード(5)（和/英） | 低消費電力化 / Low Power |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 堀 遼平 / Ryohei Hori / ホリ リョウヘイ |
| 第1著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 熊本 敏夫 / Toshio Kumamoto / クマモト トシオ |
| 第2著者 所属（和/英） | 大阪産業大学 (略称： 阪産大) Osaka Sangyo University (略称： OSU) |
| 第3著者 氏名（和/英/ヨミ） | 白畑 正芳 / Masayoshi Shirahata / シラハタ マサヨシ |
| 第3著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 藤野 毅 / Takeshi Fujino / フジノ タケシ |
| 第4著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2015-03-07 08:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2014-175, DC2014-101 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.506(CPSY), no.507(DC) |
| ページ範囲 | pp.77-82 |
| ページ数 | 6 |
| 発行日 | 2015-02-27 (CPSY, DC) |
[研究会発表申込システムのトップページに戻る]