| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2015-04-17 10:50 FPGAベースのソーティングアクセラレータの設計と実装 ○小林諒平・吉瀬謙二（東工大）  CPSY2015-5 DC2015-5 |
|
| 抄録 | （和） | ソーティングはデータベース，画像処理，データ圧縮といった様々なアプリケーションで必要とされる，非常に重要な計算カーネルであり，様々な高速化の手法が研究されている．我々は，FPGAを用いて高速にソーティングを実行するアクセラレータを提案する．FPGAを用いたアクセラレータは，アプリケーションに特化した演算パイプラインとデータ供給機構を実現する回路をFPGA上に実装することにより，CPUやGPUと比較して高い演算性能を達成できる．提案するFPGAアクセラレータはソーティングネットワーク，マージソートツリーという2つの手法を採用している．本稿では，提案したソーティングアクセラレータの設計と実装について詳細に述べる．提案したハードウェアを評価したところ，3.4GHzで動作するIntel Core i7-4770と比較して最大10.06倍の高速化を達成した． |
| （英） | Sorting is an extremely important computation kernel that has been tried to be accelerated in a lot of fields, such as database, image processing, data compression and so on. We propose an FPGA-based accelerator that executes sorting at high speed. FPGA-based accelerators can achieve higher computation performance than CPUs and GPUs, because designers can implement circuits that realize application-specific pipelined hardware and data supply system. Our proposed FPGA accelerator uses two approaches: “Sorting Network” and “Merge Sorter Tree”. In this paper, we detail design and implementation of the proposed sorting accelerator, and evaluate this performance. As a result, the sorting speed of the proposed hardware is up to 10.06x than Intel Core i7-4770 operating at 3.4GHz. | |
| キーワード | （和） | FPGA / アクセラレータ / ソーティング / / / / / |
| （英） | FPGA / Accelerator / Sorting / / / / / | |
| 文献情報 | 信学技報, vol. 115, no. 7, CPSY2015-5, pp. 25-30, 2015年4月. | |
| 資料番号 | CPSY2015-5 | |
| 発行日 | 2015-04-10 (CPSY, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2015-5 DC2015-5 |
|
| 研究会情報 | |
| 研究会 | DC CPSY |
| 開催期間 | 2015-04-17 - 2015-04-17 |
| 開催地（和） | 明治大学中野キャンパス 高層棟3F, 312教室 |
| 開催地（英） | |
| テーマ（和） | ディペンダブルコンピューティングシステムおよび一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2015-04-DC-CPSY |
| 本文の言語 | 日本語 |
| タイトル（和） | FPGAベースのソーティングアクセラレータの設計と実装 |
| サブタイトル（和） | |
| タイトル（英） | Design and Implementation of FPGA-based Sorting Accelerator |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | アクセラレータ / Accelerator |
| キーワード(3)（和/英） | ソーティング / Sorting |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小林 諒平 / Ryohei Kobayashi / コバヤシ リョウヘイ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第2著者 氏名（和/英/ヨミ） | 吉瀬 謙二 / Kenji Kise / |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2015-04-17 10:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2015-5, DC2015-5 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.7(CPSY), no.8(DC) |
| ページ範囲 | pp.25-30 |
| ページ数 | 6 |
| 発行日 | 2015-04-10 (CPSY, DC) |
[研究会発表申込システムのトップページに戻る]