| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2015-06-16 15:35 ラッチを用いた非同期式パイプライン回路の機能テストに関する一検討 豊嶋太樹・寺山恭平・黒川 敦・○今井 雅（弘前大）  DC2015-19 |
|
| 抄録 | （和） | 初期化フェーズによるオーバーヘッドがない 2Phaseハンドシェイクプロトコルに基づく非同期式回路として、記憶素子に Dラッチを使用した MOUSETRAPパイプライン回路が広く用いられている。我々は MOUSETRAPパイプライン回路をフルスキャンテスト化するため、2 種類のスキャン Dラッチを提案し、スタンダードセルライブラリを用いたセルベース設計により評価した。本稿では、スキャン Dラッチのトランジスタレベル回路構成を提案し、ISCAS89 ベンチマーク回路に適用して評価した結果を示す。 |
| （英） | Asynchronous MOUSETRAP pipeline circuit is a simple and fast circuit thanks to the 2-phase handshaking protocol which has no return-to-zero overhead. In the MOUSETRAP circuits, D-latch cells are used as storage elements instead of D-flip flop cells. We have presented two scan D-latches in order to achieve a full scan test of the MOUSETRAP circuit, and have evaluated them using standard cell library. In this paper, a transistor level circuit implementation of the scan D-latch is proposed. Then, evaluation results using the ISCAS89 benchmark combinational circuits are shown. | |
| キーワード | （和） | 非同期式回路 / フルスキャンテスト / MOUSETRAPパイプライン回路 / スキャンDラッチ / / / / |
| （英） | Asynchronous circuits / full scan test / MOUSETRAP pipeline circuits / scan D-latch / / / / | |
| 文献情報 | 信学技報, vol. 115, no. 86, DC2015-19, pp. 19-24, 2015年6月. | |
| 資料番号 | DC2015-19 | |
| 発行日 | 2015-06-09 (DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2015-19 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2015-06-16 - 2015-06-16 |
| 開催地（和） | 機械振興会館 地下3階2号室 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | 高信頼性設計／テスト，一般 |
| テーマ（英） | Reliable design and Test, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2015-06-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | ラッチを用いた非同期式パイプライン回路の機能テストに関する一検討 |
| サブタイトル（和） | |
| タイトル（英） | A Study on Function Test of Latch-based Asynchronous Pipeline Circuits |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 非同期式回路 / Asynchronous circuits |
| キーワード(2)（和/英） | フルスキャンテスト / full scan test |
| キーワード(3)（和/英） | MOUSETRAPパイプライン回路 / MOUSETRAP pipeline circuits |
| キーワード(4)（和/英） | スキャンDラッチ / scan D-latch |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 豊嶋 太樹 / Daiki Toyoshima / トヨシマ ダイキ |
| 第1著者 所属（和/英） | 弘前大学 (略称： 弘前大) Hirosaki University (略称： Hirosaki Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 寺山 恭平 / Kyohei Terayama / テラヤマ キョウヘイ |
| 第2著者 所属（和/英） | 弘前大学 (略称： 弘前大) Hirosaki University (略称： Hirosaki Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 黒川 敦 / Atsushi Kurokawa / クロカワ アツシ |
| 第3著者 所属（和/英） | 弘前大学 (略称： 弘前大) Hirosaki University (略称： Hirosaki Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 今井 雅 / Masashi Imai / イマイ マサシ |
| 第4著者 所属（和/英） | 弘前大学 (略称： 弘前大) Hirosaki University (略称： Hirosaki Univ.) |
| 講演者 | 第4著者 |
| 発表日時 | 2015-06-16 15:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2015-19 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.86 |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2015-06-09 (DC) |
[研究会発表申込システムのトップページに戻る]