講演抄録/キーワード |
講演名 |
2015-06-19 11:35
SOTB技術で試作した三つ目のFlex Power FPGAチップの評価 ○日置雅和・小笠原泰弘・小池汎平(産総研) RECONF2015-3 |
抄録 |
(和) |
本論文では,しきい値電圧の変化幅が非常に大きいことを特徴とするSilicon on Thin BOX(SOTB)技術で試作した三つ目のFlex Power FPGAチップの評価結果について報告する.試作チップはフットプリントの縮小を目的とし,デザイン寸法の縮小と基板バイアス回路の見直しにより従来と比較してFPGAタイルを2.25倍集積することができた.また,32ビットバイナリカウンタ回路を実装した試作チップの電力削減効果についても言及する. |
(英) |
This paper reports the evaluation of the third Flex Power FPGA chip in SOTB technology. Fabricated chip aims to shrink an FPGA tile footprint. 2.25 times FPGA tiles can be integrated compared to previously fabricated chip by reducing design margins and by redesigning back bias circuits. Moreover, power reduction efficiency of fabricated chip is referred in case that a 32bit binary counter circuit is implemented. |
キーワード |
(和) |
Silicon On Thin BOX / SOTB / Flex Power FPGA / FPGA / / / / |
(英) |
Silicon On Thin BOX / SOTB / Flex Power FPGA / FPGA / / / / |
文献情報 |
信学技報, vol. 115, no. 109, RECONF2015-3, pp. 13-16, 2015年6月. |
資料番号 |
RECONF2015-3 |
発行日 |
2015-06-12 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
査読に ついて |
本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります. |
PDFダウンロード |
RECONF2015-3 |