| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2015-06-20 11:10 PUFデバイスの高速検証環境の開発 ○片下敏宏・恩田泰則・堀 洋平（産総研）  RECONF2015-18 |
|
| 抄録 | （和） | PUF (Physically Unclonable Function)は半導体デバイスの真贋判定や偽造防止，デバイス固有の鍵生成などの応用に有効であり，様々な実装手法の提案やその評価の研究がなされている．回路方式の評価においては，デバイス毎に出力される値が異なるというPUFが持つ特性のため，有効な実験には複数のデバイスが必須である．従来の研究では数個～数十個のデバイスを用いた検証がなされているが，１つのウエハから百以上の同一のチップが製造される現状においてPUFの有効性を検証するにあたり，数百から千程度のデバイスを利用した実験が有用であると考えられる．このような背景から，本研究では様々なPUFを実装し実験できるFPGAデバイスを大量かつ高速に交換して，検証を自動的に実施する装置ならびにソフトウェアを開発した．本装置は部品トレイに納められた最大120個のデバイスを検証でき，1デバイスあたりおよそ15秒でPUFのデータを抽出することを可能である．本論文では開発した装置を用いて100個のFPGAデバイスに実装されたPUF回路の比較実験を実施し，検証環境としての有用性を示す． |
| （英） | In this study, we constructed a rapid experimentation environment for Physically Unclonable Function (PUF) circuit verification. PUF is significant technology for device authentication, cryptographic key generation and countermeasure against counterfeits. In the field of PUF studies, FPGA is effective for evaluation and comparison between architectures. However, many devices are required to extract PUF parameters for evaluation. Thus, several FPGA boards were used. In this background, we developed an instrument and software that extracts PUF parameters from 120 FPGA devices automatically. In this paper, the structure and the procedure of testing are described, and the effectiveness is shown with preliminary experimentation using 100 devices. |
|
| キーワード | （和） | Physical Unclonable Function (PUF) / Pseudo LFSR PUF / Arbiter PUF / FPGA / 検証装置 / / / |
| （英） | Physical Unclonable Function (PUF) / Pseudo LFSR PUF / Arbiter PUF / FPGA / Verification Environment / / / | |
| 文献情報 | 信学技報, vol. 115, no. 109, RECONF2015-18, pp. 97-102, 2015年6月. | |
| 資料番号 | RECONF2015-18 | |
| 発行日 | 2015-06-12 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| 査読に ついて |
本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります． | |
| PDFダウンロード | RECONF2015-18 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2015-06-19 - 2015-06-20 |
| 開催地（和） | 京都大学 |
| 開催地（英） | Kyoto University |
| テーマ（和） | 「十周年記念研究会」 リコンフィギャラブルシステム、一般 |
| テーマ（英） | the 10th anniversary celebration of RECONF: Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2015-06-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | PUFデバイスの高速検証環境の開発 |
| サブタイトル（和） | |
| タイトル（英） | A Rapid Verification Environment for Statistical Evaluation of PUF Circuits |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Physical Unclonable Function (PUF) / Physical Unclonable Function (PUF) |
| キーワード(2)（和/英） | Pseudo LFSR PUF / Pseudo LFSR PUF |
| キーワード(3)（和/英） | Arbiter PUF / Arbiter PUF |
| キーワード(4)（和/英） | FPGA / FPGA |
| キーワード(5)（和/英） | 検証装置 / Verification Environment |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 片下 敏宏 / Toshihiro Katashita / カタシタ トシヒロ |
| 第1著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) Advanced Industrial Science and Technology (略称： AIST) |
| 第2著者 氏名（和/英/ヨミ） | 恩田 泰則 / Yasunori Onda / オンダ ヤスノリ |
| 第2著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) Advanced Industrial Science and Technology (略称： AIST) |
| 第3著者 氏名（和/英/ヨミ） | 堀 洋平 / Yohei Hori / ホリ ヨウヘイ |
| 第3著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) Advanced Industrial Science and Technology (略称： AIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2015-06-20 11:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2015-18 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.109 |
| ページ範囲 | pp.97-102 |
| ページ数 | 6 |
| 発行日 | 2015-06-12 (RECONF) |
[研究会発表申込システムのトップページに戻る]