お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2015-07-21 14:55
β-A/D変換回路のUnity-Gain bufferを用いた実装手法
河口史弥堀尾喜彦東京電機大NLP2015-70
抄録 (和) $beta$-写像に基づく$beta$-A/D変換回路は,構成素子の特性にロバストであり,アナログ素子の特性が劣る微細化プロセスでの集積回路化に適している.
また,実装研究によりその有効性が確認されている.
2進A/D変換回路においては,高速化を主な目的としてUnity-Gain Buffer (UGB)を用いたA/D変換回路が提案されている.
そこで本稿では,$beta$-A/D変換回路の高速化・小型化等に向けて,UGBを用いた$beta$-A/D変換回路の構成手法を提案する.
UGBを用いた回路ではUGBのゲインエラーが問題となるが,$beta$-A/D変換回路は回路素子の特性にロバストであるため,UGBのゲインにエラーが生じても,正常に動作すると考えられる.
本稿では,理想素子を用いたSPICEシミュレーションにより,UGBのゲインエラーが変換特性に与える影響について検討する. 
(英) $beta$-A/D converter circuits based on the $beta$-map are robust against the fluctuations and mismatches in the constituent device characteristics, so that they are suitable for an IC implementation through advanced microfabrication semiconductor processes.
The integrated $beta$-A/D converters have shown their superior characteristics such as robustness, low-power, and small area.
In an ordinary binary A/D converter, a Unity-Gain Buffer (UGB) has been used to improve the conversion speed.
In this paper, we propose a circuit implementation technique for a $beta$-A/D converter citcuit with UGB in order to realize a high-speed, small, and low-power A/D converter.
In the circuits based on the UGBs, gain errors in the UGBs will be critical.
However, a high-performance $beta$-A/D converter circuit would be possible even with such gain errors, because the $beta$-A/D converter circuit is expected to be robust to the gain of the UGB.
We investigate the effects of the UGB gain on the conversion characteristics of the proposed $beta$-A/D converter circuits through SPICE and numerical simulations with C-language.
キーワード (和) $beta$写像に基づくA/D変換回路 / Unity-Gain Buffer / A/D変換回路 / $beta$変換 / / / /  
(英) A/D converter based on $beta$-map / Unity-gain buffer / A/D converter circuit / $beta$-transformation / / / /  
文献情報 信学技報, vol. 115, no. 150, NLP2015-70, pp. 17-21, 2015年7月.
資料番号 NLP2015-70 
発行日 2015-07-14 (NLP) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード NLP2015-70

研究会情報
研究会 NLP  
開催期間 2015-07-21 - 2015-07-22 
開催地(和) ピパの湯 ゆ~りん館(北海道美唄市) 
開催地(英) Bibai Onsen Yu-rinkan 
テーマ(和) 一般 
テーマ(英) Nonlinear Problems, etc. 
講演論文情報の詳細
申込み研究会 NLP 
会議コード 2015-07-NLP 
本文の言語 日本語 
タイトル(和) β-A/D変換回路のUnity-Gain bufferを用いた実装手法 
サブタイトル(和)  
タイトル(英) A Circuit Implementation Technique for a Beta-A/D Converter with Unity-Gain Buffer 
サブタイトル(英)  
キーワード(1)(和/英) $beta$写像に基づくA/D変換回路 / A/D converter based on $beta$-map  
キーワード(2)(和/英) Unity-Gain Buffer / Unity-gain buffer  
キーワード(3)(和/英) A/D変換回路 / A/D converter circuit  
キーワード(4)(和/英) $beta$変換 / $beta$-transformation  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 河口 史弥 / Fumiya Kawaguchi / カワグチ フミヤ
第1著者 所属(和/英) 東京電機大学 (略称: 東京電機大)
Tokyo Denki University (略称: Tokyo Denki Univ.)
第2著者 氏名(和/英/ヨミ) 堀尾 喜彦 / Yoshihiko Horio / ホリオ ヨシヒコ
第2著者 所属(和/英) 東京電機大学 (略称: 東京電機大)
Tokyo Denki University (略称: Tokyo Denki Univ.)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2015-07-21 14:55:00 
発表時間 25分 
申込先研究会 NLP 
資料番号 NLP2015-70 
巻番号(vol) vol.115 
号番号(no) no.150 
ページ範囲 pp.17-21 
ページ数
発行日 2015-07-14 (NLP) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会