| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2015-08-04 10:00 Design Space Exploration of Computational Photography Accelerator ○Yuttakon Yuttakonkit・Tran Thi Hong・Shinya Takamaeda・Yasuhiko Nakashima（NAIST）  CPSY2015-17 |
|
| 抄録 | （和） | (まだ登録されていません) |
| （英） | Computational photography applications use image processing to extract quality improvement or addi- tional features. Instances of current implementation are refocusing and post-made depth of field for smartphones, optical manufacturing inspection for industrial. One key property of these applications is obtaining depth of objects from still image. Instead of using multiple cameras, a single 4D image that consists of collated micro images can directly extract the depth of objects by differentiating amongst multiple micro images. Though calculations inside a micro image is capable for parallelism but the far distance between comparison pair’s pixel on neighbor micro image is drastically obstruction. This Sparse Stencil memory access is the most hotspot for 4D image application’s algorithm. Recent mobile device especially smartphone also try to add 4D like’s features but obstructed with pro- cessing performance and also power consumption due to limited battery, thus either quality or resolution is too low. To overcome this, we proposed an accelerator, which operate along side with the main mobile processor. The appli- cations’s algorithm are analyzed, then we use conventional multicore processor simulator to conduct design space exploration. Result shows that, speed of cache is dominated the performance while size of cache is least effective. ROB size and amount of cores is the second priority. Furthermore by comparing the simulation with real hardware result, we found that not only parameters tuning on subject architectures but detail on internal architecture design is also essential to improve both performance and power efficiency. | |
| キーワード | （和） | / / / / / / / |
| （英） | Architecture design / System design / Computational photography / Stencil application / Mobile Processor / / / | |
| 文献情報 | 信学技報, vol. 115, no. 174, CPSY2015-17, pp. 7-12, 2015年8月. | |
| 資料番号 | CPSY2015-17 | |
| 発行日 | 2015-07-28 (CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2015-17 |
|
| 研究会情報 | |
| 研究会 | CPSY DC IPSJ-ARC |
| 開催期間 | 2015-08-04 - 2015-08-06 |
| 開催地（和） | ビーコンプラザ(別府) |
| 開催地（英） | B-Con Plaza (Beppu) |
| テーマ（和） | 並列／分散／協調とディペンダブルコンピューティングおよび一般 |
| テーマ（英） | Parallel, Distributed and Cooperative Processing |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2015-08-CPSY-DC-ARC |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Design Space Exploration of Computational Photography Accelerator |
| サブタイトル（英） | |
| キーワード(1)（和/英） | / Architecture design |
| キーワード(2)（和/英） | / System design |
| キーワード(3)（和/英） | / Computational photography |
| キーワード(4)（和/英） | / Stencil application |
| キーワード(5)（和/英） | / Mobile Processor |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | ユッタコンキット ユッタコン / Yuttakon Yuttakonkit / ユッタコンキット ユッタコン |
| 第1著者 所属（和/英） | 奈良先端科学技術 (略称： 奈良先端大) Nara Institute of Science and Techonology (略称： NAIST) |
| 第2著者 氏名（和/英/ヨミ） | トラン ティ ホン / Tran Thi Hong / トラン ティ ホン |
| 第2著者 所属（和/英） | 奈良先端科学技術 (略称： 奈良先端大) Nara Institute of Science and Techonology (略称： NAIST) |
| 第3著者 氏名（和/英/ヨミ） | 高前田 伸也 / Shinya Takamaeda / タカマエダ シンヤ |
| 第3著者 所属（和/英） | 奈良先端科学技術 (略称： 奈良先端大) Nara Institute of Science and Techonology (略称： NAIST) |
| 第4著者 氏名（和/英/ヨミ） | 中島 康彦 / Yasuhiko Nakashima / ナカシマ ヤスヒコ |
| 第4著者 所属（和/英） | 奈良先端科学技術 (略称： 奈良先端大) Nara Institute of Science and Techonology (略称： NAIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2015-08-04 10:00:00 |
| 発表時間 | 30分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2015-17 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.174 |
| ページ範囲 | pp.7-12 |
| ページ数 | 6 |
| 発行日 | 2015-07-28 (CPSY) |
[研究会発表申込システムのトップページに戻る]