お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2015-08-24 10:20
半断線ビア抵抗を検出するためのスクライブライン搭載アレイTEG技術の開発
新川田裕樹坪井信生ルネサス エレクトロニクス)・津田淳史ルネサス システムデザイン)・佐藤伸吾関西大)・山口泰男ルネサス エレクトロニクスSDM2015-58 ICD2015-27 エレソ技報アーカイブへのリンク:SDM2015-58 ICD2015-27
抄録 (和) 量産段階での活用を目指した狭いスクライブライン領域に搭載可能なアレイTEGを開発した。HSD-S(High sensitivity-Screening and Detection-decoder test structure in Scribe line)と名付けたアレイTEGを用い、40nm CMOS技術において試作した結果、通常のビア抵抗に比べ約160倍の抵抗上昇を示す半断線不良素子を検出し、位置同定を行った。本報告ではTEG構成、不良検出方法を述べ、半断線ビア検出結果、解析結果を紹介する。 
(英) We introduce a new addressable test structure array using for mass production stage which is compacted doubly nesting array into Narrow Scribe Line which named as High sensitivity-Screening and Detection-decoder test structure in Scribe line (HSD-S). Abnormally high resistance as a soft failure via was detected and located in a 40nm CMOS technology. We captured a soft failure bit which had a high resistance via exhibiting over 160 times larger one.
キーワード (和) スクライブライン / アレイTEG / 半断線 / BEOL / ビア抵抗 / 歩留 / /  
(英) Scribe line / array structure / soft failure / Back End Of Line / interconnect via / variability / yield /  
文献情報 信学技報, vol. 115, no. 190, SDM2015-58, pp. 7-10, 2015年8月.
資料番号 SDM2015-58 
発行日 2015-08-17 (SDM, ICD) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード SDM2015-58 ICD2015-27 エレソ技報アーカイブへのリンク:SDM2015-58 ICD2015-27

研究会情報
研究会 SDM ICD  
開催期間 2015-08-24 - 2015-08-25 
開催地(和) 熊本市 
開催地(英) Kumamoto City 
テーマ(和) 低電圧/低消費電力技術、新デバイス・回路とその応用 
テーマ(英) Low voltage/low power techniques, novel devices, circuits, and applications 
講演論文情報の詳細
申込み研究会 SDM 
会議コード 2015-08-SDM-ICD 
本文の言語 日本語 
タイトル(和) 半断線ビア抵抗を検出するためのスクライブライン搭載アレイTEG技術の開発 
サブタイトル(和)  
タイトル(英) Development of a compacted doubly nesting array in Narrow Scribe Line aimed at detecting soft failures of interconnect via 
サブタイトル(英)  
キーワード(1)(和/英) スクライブライン / Scribe line  
キーワード(2)(和/英) アレイTEG / array structure  
キーワード(3)(和/英) 半断線 / soft failure  
キーワード(4)(和/英) BEOL / Back End Of Line  
キーワード(5)(和/英) ビア抵抗 / interconnect via  
キーワード(6)(和/英) 歩留 / variability  
キーワード(7)(和/英) / yield  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 新川田 裕樹 / Hiroki Shinkawata / シンカワタ ヒロキ
第1著者 所属(和/英) ルネサス エレクトロニクス株式会社 (略称: ルネサス エレクトロニクス)
Renesas Electronics Corporation (略称: REL)
第2著者 氏名(和/英/ヨミ) 坪井 信生 / Nobuo Tsuboi / ツボイ ノブオ
第2著者 所属(和/英) ルネサス エレクトロニクス株式会社 (略称: ルネサス エレクトロニクス)
Renesas Electronics Corporation (略称: REL)
第3著者 氏名(和/英/ヨミ) 津田 淳史 / Atsushi Tsuda / ツダ アツシ
第3著者 所属(和/英) ルネサス システムデザイン株式会社 (略称: ルネサス システムデザイン)
Renesas System Design Corporation (略称: RSD)
第4著者 氏名(和/英/ヨミ) 佐藤 伸吾 / Shingo Sato / サトウ シンゴ
第4著者 所属(和/英) 関西大学 (略称: 関西大)
Kansai University (略称: Kansai)
第5著者 氏名(和/英/ヨミ) 山口 泰男 / Yasuo Yamaguchi / ヤマグチ ヤスオ
第5著者 所属(和/英) ルネサス エレクトロニクス株式会社 (略称: ルネサス エレクトロニクス)
Renesas Electronics Corporation (略称: REL)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2015-08-24 10:20:00 
発表時間 25分 
申込先研究会 SDM 
資料番号 SDM2015-58, ICD2015-27 
巻番号(vol) vol.115 
号番号(no) no.190(SDM), no.191(ICD) 
ページ範囲 pp.7-10 
ページ数
発行日 2015-08-17 (SDM, ICD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会