| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2015-10-26 15:25 三次元積層時代における高電力効率メモリ階層設計 ○宇野 渉・佐藤雅之・江川隆輔・小林広明（東北大）  VLD2015-30 ICD2015-43 IE2015-65 |
|
| 抄録 | （和） | 計算機システムのさらなる高性能化および低消費電力化を目的として，三次元積層技術を用いた積層型メモリの活用が有望視されている．本報告では，三次元積層時代の計算機システム設計において高い電力効率を実現することを目的に，様々な構成のメモリサブシステムを有する計算機システムの性能とメモリサブシステムの電力を評価した．評価結果から，積層型メモリの導入により性能が向上する一方で，電力効率の向上に対するキャッシュの有効性が小さくなるため，L3キャッシュの搭載によりメモリサブシステムの電力効率が低下するアプリケーションがあることを明らかにした．あわせて，L2キャッシュ構成における1000命令あたりのミス数（Miss Per Kilo-Instruction，MPKI）とL3キャッシュ適用によるMPKI削減率の2つの指標を用い，L3キャッシュの電力効率向上に対する有効性を判定できる可能性を示した． |
| （英） | 3D-stacked memories are expected to play key roles to realize high-performance and low-power computing systems. This paper examines various computing systems including a 3D-stacked main memory and two- or three-level cache hierarchies. From the evaluation results, it is observed that cache hierarchy has an impact on the power efficiency of the memory subsystem with a 3D-stacked main memory. In addition, to judge the effectiveness of the L3 cache in improving power efficiency of the computing system including a 3D-stacked main memory, this paper examines two metrics of application characteristics, Miss Per Kilo-Instruction (MPKI) on the L2 caches and an MPKI reduction rate by employing the L3 cache. These metrics have potentials to clarify the best configuration of cache hierarchy that can maximize power efficiency of the computing system including a 3D-stacked main memory. | |
| キーワード | （和） | 積層型メモリ / 三次元集積回路 / メモリ階層 / メモリシステム / キャッシュ / 計算機システム / コンピュータアーキテクチャ / |
| （英） | stacked memory / 3D-IC / memory hierarchy / memory system / cache / computing system / computer architecture / | |
| 文献情報 | 信学技報, vol. 115, no. 271, ICD2015-43, pp. 19-24, 2015年10月. | |
| 資料番号 | ICD2015-43 | |
| 発行日 | 2015-10-19 (VLD, ICD, IE) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2015-30 ICD2015-43 IE2015-65 |
|
| 研究会情報 | |
| 研究会 | ICD IE VLD IPSJ-SLDM |
| 開催期間 | 2015-10-26 - 2015-10-27 |
| 開催地（和） | 一の坊（作並温泉） |
| 開催地（英） | |
| テーマ（和） | 画像認識、車載、および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2015-10-ICD-IE-VLD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 三次元積層時代における高電力効率メモリ階層設計 |
| サブタイトル（和） | |
| タイトル（英） | A Power-Efficient Memory Hierarchy Design for the 3D Integration Era |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 積層型メモリ / stacked memory |
| キーワード(2)（和/英） | 三次元集積回路 / 3D-IC |
| キーワード(3)（和/英） | メモリ階層 / memory hierarchy |
| キーワード(4)（和/英） | メモリシステム / memory system |
| キーワード(5)（和/英） | キャッシュ / cache |
| キーワード(6)（和/英） | 計算機システム / computing system |
| キーワード(7)（和/英） | コンピュータアーキテクチャ / computer architecture |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 宇野 渉 / Wataru Uno / ウノ ワタル |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 佐藤 雅之 / Masayuki Sato / サトウ マサユキ |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 江川 隆輔 / Ryusuke Egawa / エガワ リュウスケ |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 小林 広明 / Hiroaki Kobayashi / コバヤシ ヒロアキ |
| 第4著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2015-10-26 15:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | VLD2015-30, ICD2015-43, IE2015-65 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.270(VLD), no.271(ICD), no.272(IE) |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2015-10-19 (VLD, ICD, IE) |
[研究会発表申込システムのトップページに戻る]