お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2015-12-03 15:00
テスト容易でオンライン誤り検出可能な桁上げ選択加算器
鬼頭信貴中京大VLD2015-72 DC2015-68
抄録 (和) テストが容易で,さらに動作中に故障による回路出力の誤りを検出可能(オンライン誤り検出可能)な桁上げ選択加算器を提案する.テスト容易でオンライン誤り検出可能な桁上げ選択加算ブロックを示し,この加算ブロックをもとに,複数ブロックで構成した桁上げ選択加算器を提案する.提案する複数ブロックで構成した桁上げ選択加算器は,故障モデルとして単一縮退故障を考えるとき,オペランドのビット幅やブロック数に依存せず10個の入力パターンでテスト可能である.テストのためのパターン集合の構成方法も示す.提案加算器は動作中に単一の縮退故障による回路出力の誤りの検出も可能であり,回路の二重化された桁上げ出力の比較,および,回路が出力する和のパリティ予測値と和の出力のパリティの比較により誤りを検出できる. 
(英) An easily testable multi-block carry select adder with online error detection capability is proposed. An easily testable carry select addition block is shown and its testability and error detection mechanism is discussed, and an easily testable multi-block carry select adder based on the addition block is proposed. The proposed multi-block adder is testable with 10 patterns independent of the bit-width of operands and the number of addition blocks. A test pattern generation method for the adder is shown. Any error of the adder caused by a single stuck-at fault can be detected by comparing the predicted parity of the adder result with the parity of the adder result and comparing the duplicated carry outputs.
キーワード (和) オンライン誤り検出 / 桁上げ選択加算器 / テスト容易化設計 / / / / /  
(英) online error detection / carry select adder / design for testability / / / / /  
文献情報 信学技報, vol. 115, no. 339, DC2015-68, pp. 225-230, 2015年12月.
資料番号 DC2015-68 
発行日 2015-11-24 (VLD, DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2015-72 DC2015-68

研究会情報
研究会 VLD DC IPSJ-SLDM CPSY RECONF ICD CPM  
開催期間 2015-12-01 - 2015-12-03 
開催地(和) 長崎県勤労福祉会館 
開催地(英) Nagasaki Kinro Fukushi Kaikan 
テーマ(和) デザインガイア2015 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2015 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 DC 
会議コード 2015-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM 
本文の言語 日本語 
タイトル(和) テスト容易でオンライン誤り検出可能な桁上げ選択加算器 
サブタイトル(和)  
タイトル(英) Easily-testable Carry Select Adder with Online Error Detection Capability 
サブタイトル(英)  
キーワード(1)(和/英) オンライン誤り検出 / online error detection  
キーワード(2)(和/英) 桁上げ選択加算器 / carry select adder  
キーワード(3)(和/英) テスト容易化設計 / design for testability  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 鬼頭 信貴 / Nobutaka Kito / キトウ ノブタカ
第1著者 所属(和/英) 中京大学 (略称: 中京大)
Chukyo University (略称: Chukyo Univ.)
第2著者 氏名(和/英/ヨミ) / /
第2著者 所属(和/英) (略称: )
(略称: )
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2015-12-03 15:00:00 
発表時間 25分 
申込先研究会 DC 
資料番号 VLD2015-72, DC2015-68 
巻番号(vol) vol.115 
号番号(no) no.338(VLD), no.339(DC) 
ページ範囲 pp.225-230 
ページ数
発行日 2015-11-24 (VLD, DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会