| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2015-12-03 10:10 ゲートレベルネットリストの脆弱性を表現する指標 ○大屋 優・史 又華（早大）・山下哲孝・岡村利彦・角尾幸保（NEC）・柳澤政生・戸川 望（早大）  VLD2015-59 DC2015-55 |
|
| 抄録 | （和） | 近年チップの製造をサードパーティに外注するようになり，ハードウェアトロイが挿入される可能性が高まってきた. 本稿では，ゲートレベルネットリストの脆弱性を表現する指標としてHT rankを提案する. HT rankはシミュレーションツールを使わずに，トロイネットの特徴に基づいて計算される. HT rankは全てのTrust-HUB，ISCAS85，ISCAS89，ITC99のゲートレベルネットリストに加え，いくつかのOpenCoresゲートレベルネットリスト, そしてハードウェアトロイの挿入されているAESと挿入されていないAESに対して，ハードウェアトロイの有無を分類することに成功した. 提案手法にかかる時間はネットリストの大きさに依存し，数秒から一日程度である. |
| （英） | Recently, digital ICs are designed by outside vendors to reduce costs in semiconductor industry. This circumstance introduces risks implemented Hardware Trojans(HTs) by malicious attackers. This paper proposes an HT rank which is a new analysis criterion against HTs at gate-level netlists. The HT rank does not use any simulation tools but just calculate Trojan points based on Trojan net features. The HT rank successfully classifies all the gate-level netlists in Trust-HUB, ISCAS85, ISCAS89, and ITC99 as well as several OpenCores designs, HT-free and HT-inserted AES netlists into HT-inserted ones and HT-free ones. We took approximately several minutes to one day depending on a netlist to calculate an HT rank using Xeon E7-4870. |
|
| キーワード | （和） | ハードウェアトロイ / ゲートレベルネットリスト / 設計段階 / トロイネット / トロイポイント / / / |
| （英） | hardware Trojan / gate-level netlist / design phase / Trojan net / Trojan point / / / | |
| 文献情報 | 信学技報, vol. 115, no. 338, VLD2015-59, pp. 141-146, 2015年12月. | |
| 資料番号 | VLD2015-59 | |
| 発行日 | 2015-11-24 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2015-59 DC2015-55 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2015-12-01 - 2015-12-03 |
| 開催地（和） | 長崎県勤労福祉会館 |
| 開催地（英） | Nagasaki Kinro Fukushi Kaikan |
| テーマ（和） | デザインガイア2015 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2015 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2015-12-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | ゲートレベルネットリストの脆弱性を表現する指標 |
| サブタイトル（和） | |
| タイトル（英） | A Quantitative Criterion of Gate-Level Netlist Vulnerability |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ハードウェアトロイ / hardware Trojan |
| キーワード(2)（和/英） | ゲートレベルネットリスト / gate-level netlist |
| キーワード(3)（和/英） | 設計段階 / design phase |
| キーワード(4)（和/英） | トロイネット / Trojan net |
| キーワード(5)（和/英） | トロイポイント / Trojan point |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 大屋 優 / Masaru Oya / オオヤ マサル |
| 第1著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 史 又華 / Youhua Shi / |
| 第2著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 山下 哲孝 / Noritaka Yamashita / ヤマシタ ノリタカ |
| 第3著者 所属（和/英） | 日本電気株式会社 (略称： NEC) NEC Corporation (略称： NEC) |
| 第4著者 氏名（和/英/ヨミ） | 岡村 利彦 / Toshihiko Okamura / オカムラ トシヒコ |
| 第4著者 所属（和/英） | 日本電気株式会社 (略称： NEC) NEC Corporation (略称： NEC) |
| 第5著者 氏名（和/英/ヨミ） | 角尾 幸保 / Yukiyasu Tsunoo / ツノオ ユキヤス |
| 第5著者 所属（和/英） | 日本電気株式会社 (略称： NEC) NEC Corporation (略称： NEC) |
| 第6著者 氏名（和/英/ヨミ） | 柳澤 政生 / Masao Yanagisawa / ヤナギサワ マサオ |
| 第6著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第7著者 氏名（和/英/ヨミ） | 戸川 望 / Nozomu Togawa / トガワ ノゾム |
| 第7著者 所属（和/英） | 早稲田大学 (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2015-12-03 10:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2015-59, DC2015-55 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.338(VLD), no.339(DC) |
| ページ範囲 | pp.141-146 |
| ページ数 | 6 |
| 発行日 | 2015-11-24 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]