| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2015-12-14 11:30 超分子タンパク質を利用した超微細FETへのメモリ応用 ○番 貴彦・上沼睦典（奈良先端大）・右田真司（産総研）・石河泰明・山下一郎・浦岡行治（奈良先端大）  EID2015-11 SDM2015-94 |
|
| 抄録 | （和） | チャネル長3.6 nmの超微細FET であるV溝型のJunction-less FET（JL-FET）に対し、そのV溝底部に選択的にナノ粒子を配置し、フローティングゲートメモリを作製した。配置した手法にはバイオナノプロセスと呼ばれる超分子タンパク質を用いた微細加工プロセスを利用している。作製された素子はId-Vg特性においてヒステリシスが発現し、メモリ動作を示した。また書き込み消去特性、エンデュランス特性、リテンション特性といった一般的に知られる各種メモリ特性を取得している。その特徴として低電圧、高速動作、高耐性を示した。これは現在発表されているフローティングゲートメモリの中でも特に微小な素子におけるメモリ特性であり、微細化が著しいメモリデバイスに対し、sub-10 nm以降のフローティングゲートメモリの可能性を示した。 |
| （英） | Metal nanoparticles (NPs) embedded in junctionless field-effect transistors (JL-FETs) with a length of 3.6 nm is fabricated and demonstrated. The anisotropic wet etching of a silicon-on-insulator (SOI) substrate was utilized to form V-grooves and to define nanometer-scale channel. Metal NPs are selectively placed onto bottom of V-groove using the Baio nano process (BNP). The JL-FET is applied to floating gate memory and used to investigate an impact on the short channel by charge trap of NPs. Low-voltage operation and broad threshold voltage shift as memory behavior are appeared in 3.6 nm channel length. It is expected that the JL-FETs can overcome the scaling limitations in floating gate memory, while the charge trap cause major problems in the sub 10 nm region. | |
| キーワード | （和） | バイオナノプロセス / Junctionless-FET / ナノ粒子 / メモリ / / / / |
| （英） | Bio Nano Process / Junctionless-FET / Nano-particle / Memory / / / / | |
| 文献情報 | 信学技報, vol. 115, no. 362, EID2015-11, pp. 9-12, 2015年12月. | |
| 資料番号 | EID2015-11 | |
| 発行日 | 2015-12-07 (EID, SDM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | EID2015-11 SDM2015-94 |
|
| 研究会情報 | |
| 研究会 | EID SDM |
| 開催期間 | 2015-12-14 - 2015-12-14 |
| 開催地（和） | 龍谷大学 響都ホール 校友会館 |
| 開催地（英） | Ryukoku University, Avanti Kyoto Hall |
| テーマ（和） | シリコン関連材料の作製と評価およびディスプレイ技術 |
| テーマ（英） | Si and Si-related Materials and Devices, and Display Technology |
| 講演論文情報の詳細 | |
| 申込み研究会 | EID |
| 会議コード | 2015-12-EID-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 超分子タンパク質を利用した超微細FETへのメモリ応用 |
| サブタイトル（和） | |
| タイトル（英） | Memory Application of Ultrafine FET utilizing Supramolecular Protein |
| サブタイトル（英） | |
| キーワード(1)（和/英） | バイオナノプロセス / Bio Nano Process |
| キーワード(2)（和/英） | Junctionless-FET / Junctionless-FET |
| キーワード(3)（和/英） | ナノ粒子 / Nano-particle |
| キーワード(4)（和/英） | メモリ / Memory |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 番 貴彦 / Takahiko Ban / バン タカヒコ |
| 第1著者 所属（和/英） | 奈良科学技術大学院大学 (略称： 奈良先端大) Nara Insutitute of Science and Technology (略称： NAIST) |
| 第2著者 氏名（和/英/ヨミ） | 上沼 睦典 / Mutsunori Uenuma / ウエヌマ ムツノリ |
| 第2著者 所属（和/英） | 奈良科学技術大学院大学 (略称： 奈良先端大) Nara Insutitute of Science and Technology (略称： NAIST) |
| 第3著者 氏名（和/英/ヨミ） | 右田 真司 / Shinji Migita / ミギタ シンジ |
| 第3著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第4著者 氏名（和/英/ヨミ） | 石河 泰明 / Yasuaki Ishikawa / イシカワ ヤスアキ |
| 第4著者 所属（和/英） | 奈良科学技術大学院大学 (略称： 奈良先端大) Nara Insutitute of Science and Technology (略称： NAIST) |
| 第5著者 氏名（和/英/ヨミ） | 山下 一郎 / Ichiro Yamashita / ヤマシタ イチロウ |
| 第5著者 所属（和/英） | 奈良科学技術大学院大学 (略称： 奈良先端大) Nara Insutitute of Science and Technology (略称： NAIST) |
| 第6著者 氏名（和/英/ヨミ） | 浦岡 行治 / Yukiharu Uraoka / ウラオカ ユキハル |
| 第6著者 所属（和/英） | 奈良科学技術大学院大学 (略称： 奈良先端大) Nara Insutitute of Science and Technology (略称： NAIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2015-12-14 11:30:00 |
| 発表時間 | 15分 |
| 申込先研究会 | EID |
| 資料番号 | EID2015-11, SDM2015-94 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.362(EID), no.363(SDM) |
| ページ範囲 | pp.9-12 |
| ページ数 | 4 |
| 発行日 | 2015-12-07 (EID, SDM) |
[研究会発表申込システムのトップページに戻る]