| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-01-20 14:15 ビルディングキューブ法に基づくステンシル計算の高位合成ベースFPGA実装 ○副島梨恵・翁 浩二・柴田裕一郎・小栗 清（長崎大）  VLD2015-91 CPSY2015-123 RECONF2015-73 |
|
| 抄録 | （和） | 解適合格子法の一種であるビルディングキューブ法 (BCM)は計算領域を異なる大きさの 直交格子に分割するが，各格子のデータサイズ・演算フローは均一化されており，並列計算 との親和性が高い．本稿では，BCM法によるステンシル計算をFPGA上に容易に実装可能な フレームワークを高位合成系上にクラスライブラリとして作成した．熱拡散シミュレーション をベンチマークとして，演算性能，メモリアクセス性能及び回路規模を評価し，異なる大きさ の格子間のデータ授受機構のオーバーヘッドを明らかにした． |
| （英） | In building-cube method (BCM), which is one of the adaptive mesh refinement, the computational region is divided into a number of sub-domains with various sizes. One of advantages of the BCM that it suits parallel processing, due to each sub-domain has a similar data size and a similar computing flow in spite of the difference in size. This paper presents implementation of a class library framework on a high-level synthesis system, which aims at enabling easy FPGA implementation of BCM-based stencil computation. The proposed framework is evaluated with a heat conduction simulation as a benchmark application in terms of computing performance, memory performance and hardware amount, so that overheads of a mechanism of data exchange between sub-domains with different size are revealed. | |
| キーワード | （和） | FPGA / ステンシル計算 / ビルディングキューブ法 / 高位合成 / MaxCompiler / 熱拡散シミュレーション / / |
| （英） | FPGA / Stencil computation / Building-cube method / High level synthesis tool / MaxCompiler / Heat conduction simulation / / | |
| 文献情報 | 信学技報, vol. 115, no. 400, RECONF2015-73, pp. 125-130, 2016年1月. | |
| 資料番号 | RECONF2015-73 | |
| 発行日 | 2016-01-12 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2015-91 CPSY2015-123 RECONF2015-73 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF IPSJ-SLDM IPSJ-ARC |
| 開催期間 | 2016-01-19 - 2016-01-21 |
| 開催地（和） | 慶應義塾大学 日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2016-01-VLD-CPSY-RECONF-SLDM-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | ビルディングキューブ法に基づくステンシル計算の高位合成ベースFPGA実装 |
| サブタイトル（和） | |
| タイトル（英） | Design of Stencil Computation based on Building-Cube Method on an FPGA Accelerator with High Level Synthesis |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | ステンシル計算 / Stencil computation |
| キーワード(3)（和/英） | ビルディングキューブ法 / Building-cube method |
| キーワード(4)（和/英） | 高位合成 / High level synthesis tool |
| キーワード(5)（和/英） | MaxCompiler / MaxCompiler |
| キーワード(6)（和/英） | 熱拡散シミュレーション / Heat conduction simulation |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 副島 梨恵 / Rie Soejima / ソエジマ リエ |
| 第1著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 翁 浩二 / Koji Okina / オキナ コウジ |
| 第2著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 柴田 裕一郎 / Yuichiro Shibata / シバタ ユウイチロウ |
| 第3著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 小栗 清 / Kiyoshi Oguri / オグリ キヨシ |
| 第4著者 所属（和/英） | 長崎大学 (略称： 長崎大) Nagasaki University (略称： Nagasaki Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-01-20 14:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2015-91, CPSY2015-123, RECONF2015-73 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.398(VLD), no.399(CPSY), no.400(RECONF) |
| ページ範囲 | pp.125-130 |
| ページ数 | 6 |
| 発行日 | 2016-01-12 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]