| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-02-29 15:00 Erlangによる組込みシステムの制御記述からの高位合成 ○竹林 陽・石浦菜岐佐・東 香実（関西学院大）・吉田信明・神原弘之（京都高度技研）  VLD2015-114 |
|
| 抄録 | （和） | 本稿では, Erlang のサブセットにより組込みシステムの制御を記述し, そこからハードウェアを自動合成する手法を提案する. 本手法では, 複数の Erlang プロセスとその間のメッセージ通信に基づいてシステムの動作を記述し, Erlang の 1 プロセスを 1 つのハードウェアモジュールで実行するハードウェア構成を想定して合成を行う. Erlang のプログラムをコンパイルして得られる仮想マシン BEAM のアセンブリを CDFG (control dataflow graph) に変換し, これを高位合成システム ACAP のバックエンドに入力して Verilog HDL によるレジスタ転送レベルの設計記述を生成する. メッセージの送受信処理やガーベジコレクションの処理は, BEAM インタプリタの C 言語による実装を簡略化したものから ACAP で合成する. 提案手法に基づく合成の処理系を Perl で実装し, 2 プロセスからなる簡単な制御記述から論理合成可能な Verilog 記述を生成することができた. |
| （英） | This article presents a method of specifying the behavior of embedded systems' control by a subset of Erlang and synthesizing hardware from the specification. In this method, the systems' behavior is modeld so that events are processed by concurrent processes with message passing. Assembly codes of the BEAM virtual machine compiled from Erlang programs are converted into CDFGs (control dataflow graphs), which are synthesized into Verilog HDL by the backend of the high-level synthesizer ACAP. Complex routines to handle message passing and garbage collection are synthesized by the ACAP from reduced C implementation of the BEAM interpreter. A prototype system based on the proposed method implemented in Perl has successfuly synthesized a simple two-process Erlang description into logic-synthesizable Verilog codes. | |
| キーワード | （和） | 高位合成 / ハードウェア/ソフトウェア協調設計 / 組込みシステム / Erlang / ドメイン特化言語 / / / |
| （英） | high-level synthesis / hardware/software codesign / embedded systems / Erlang / domain-specific language / / / | |
| 文献情報 | 信学技報, vol. 115, no. 465, VLD2015-114, pp. 19-24, 2016年2月. | |
| 資料番号 | VLD2015-114 | |
| 発行日 | 2016-02-22 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2015-114 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2016-02-29 - 2016-03-02 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2016-02-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | Erlangによる組込みシステムの制御記述からの高位合成 |
| サブタイトル（和） | |
| タイトル（英） | High-Level Synthesis of Embedded Systems Controller from Erlang |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 高位合成 / high-level synthesis |
| キーワード(2)（和/英） | ハードウェア/ソフトウェア協調設計 / hardware/software codesign |
| キーワード(3)（和/英） | 組込みシステム / embedded systems |
| キーワード(4)（和/英） | Erlang / Erlang |
| キーワード(5)（和/英） | ドメイン特化言語 / domain-specific language |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 竹林 陽 / Hinata Takabeyashi / タケバヤシ ヒナタ |
| 第1著者 所属（和/英） | 関西学院大学 (略称： 関西学院大) Kwansei Gakuin University (略称： Kwansei Gakuin Univ) |
| 第2著者 氏名（和/英/ヨミ） | 石浦 菜岐佐 / Nagisa Ishiura / イシウラ ナギサ |
| 第2著者 所属（和/英） | 関西学院大学 (略称： 関西学院大) Kwansei Gakuin University (略称： Kwansei Gakuin Univ) |
| 第3著者 氏名（和/英/ヨミ） | 東 香実 / Kagumi Azuma / アズマ カグミ |
| 第3著者 所属（和/英） | 関西学院大学 (略称： 関西学院大) Kwansei Gakuin University (略称： Kwansei Gakuin Univ) |
| 第4著者 氏名（和/英/ヨミ） | 吉田 信明 / Nobuaki Yoshida / ヨシダ ノブアキ |
| 第4著者 所属（和/英） | 京都高度技術研究所 (略称： 京都高度技研) ASTEM RI/KYOTO (略称： ASTEM) |
| 第5著者 氏名（和/英/ヨミ） | 神原 弘之 / Hiroyuki Kanbara / カンバラ ヒロユキ |
| 第5著者 所属（和/英） | 京都高度技術研究所 (略称： 京都高度技研) ASTEM RI/KYOTO (略称： ASTEM) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-02-29 15:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2015-114 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.465 |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2016-02-22 (VLD) |
[研究会発表申込システムのトップページに戻る]