講演抄録/キーワード |
講演名 |
2016-04-14 15:15
[依頼講演]適応型リファレンス電圧生成回路を用いた1T1MTJ STT-MRAMセルアレイ設計 ○小池洋紀・三浦貞彦・本庄弘明・渡辺俊成・佐藤英夫・佐藤創志・那須野 孝・野口靖夫・安平光雄・谷川高穂・丹羽正昭・伊藤顕知・池田正二・大野英男・遠藤哲郎(東北大) ICD2016-10 エレソ技報アーカイブへのリンク:ICD2016-10 |
抄録 |
(和) |
高密度1T-1MTJ STT-MRAM実現に最適な,高ばらつき耐性・高動作マージンリファレンス電圧(Vref)生成回路,および同回路を用いたセルアレイ設計法を開発した.Vref生成回路開発に先立ち,まず1-kbit STT-MRAMテストチップのメモリセル特性ばらつきを測定した.続いてその測定結果に基づき,Vref生成回路およびセルアレイ設計法を提案した.Monte CarloシミュレーションによりこのVref生成回路による読み出し信号電圧マージンを評価した結果,新提案の回路は従来のVref生成回路より信号電圧マージンが50%優れることがわかった. |
(英) |
A device-variation-tolerant spin-transfer-torque magnetic random access memory (STT-MRAM) cell array with a high-signal-margin reference generator circuit was developed to achieve high-density 1T1MTJ STT-MRAMs. Fluctuations in the memory cell characteristics were first measured using a 1-kbit STT-MRAM test chip. Based on these measurements, a reference generator and an STT-MRAM cell array architecture were proposed. This cell array was evaluated in terms of the signal margin for read operation by means of Monte-Carlo SPICE circuit simulations. The proposed design enables a 50% improvement in the signal margin compared with the conventional cell array circuit. |
キーワード |
(和) |
STT-MRAM / センスアンプ / リファレンス / アレイ / モンテカルロシミュレーション / / / |
(英) |
STT-MRAM / sense amplifier / reference / array / Monte-Carlo simulation / / / |
文献情報 |
信学技報, vol. 116, no. 3, ICD2016-10, pp. 51-56, 2016年4月. |
資料番号 |
ICD2016-10 |
発行日 |
2016-04-07 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ICD2016-10 エレソ技報アーカイブへのリンク:ICD2016-10 |