| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-05-11 15:20 MERP-CNN: A Memory-Efficient Reconfigurable Processor for Convolutional Neural Networks Based on FPGA ○Xushen Han・Dajiang Zhou・Shinji Kimura（Waseda Univ.）  VLD2016-5 |
|
| 抄録 | （和） | Convolutional neural network has been paid so much attention in many intelligent applications especially image pattern recognition. Nowadays lots of high-throughput implementations are developed for acceleration of convolutional neural network, however, memory traffic has been the bottleneck if more resources are distributed on chip. In this paper we present MERP-CNN, a memory-efficient processor for both forward and backward propagation of convolutional neural networks. We implement our processor on Xilinx Vertex 7 FPGA platform. Our memory efficiency is 35.6% less than recent previous works. We also have a 279GFlops throughput for acceleration and not bad power performance. We take advantage of the multiboot specialty to keep top performance of our hardware resources. |
| （英） | Convolutional neural network has been paid so much attention in many intelligent applications especially image pattern recognition. Nowadays lots of high-throughput implementations are developed for acceleration of convolutional neural network, however, memory traffic has been the bottleneck if more resources are distributed on chip. In this paper we present MERP-CNN, a memory-efficient processor for both forward and backward propagation of convolutional neural networks. We implement our processor on Xilinx Vertex 7 FPGA platform. Our memory efficiency is 35.6% less than recent previous works. We also have a 279GFlops throughput for acceleration and not bad power performance. We take advantage of the multiboot specialty to keep top performance of our hardware resources. | |
| キーワード | （和） | convolutional neural network / memory-efficient / multiboot / / / / / |
| （英） | convolutional neural network / memory-efficient / multiboot / / / / / | |
| 文献情報 | 信学技報, vol. 116, no. 21, VLD2016-5, pp. 47-52, 2016年5月. | |
| 資料番号 | VLD2016-5 | |
| 発行日 | 2016-05-04 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2016-5 |
|
| 研究会情報 | |
| 研究会 | VLD IPSJ-SLDM |
| 開催期間 | 2016-05-11 - 2016-05-11 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | システム設計および一般 |
| テーマ（英） | System Design, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2016-05-VLD-SLDM |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | MERP-CNN: A Memory-Efficient Reconfigurable Processor for Convolutional Neural Networks Based on FPGA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | convolutional neural network / convolutional neural network |
| キーワード(2)（和/英） | memory-efficient / memory-efficient |
| キーワード(3)（和/英） | multiboot / multiboot |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | Xushen Han / Xushen Han / |
| 第1著者 所属（和/英） | Waseda University (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第2著者 氏名（和/英/ヨミ） | Dajiang Zhou / Dajiang Zhou / |
| 第2著者 所属（和/英） | Waseda University (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 第3著者 氏名（和/英/ヨミ） | Shinji Kimura / Shinji Kimura / |
| 第3著者 所属（和/英） | Waseda University (略称： 早大) Waseda University (略称： Waseda Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-05-11 15:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2016-5 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.21 |
| ページ範囲 | pp.47-52 |
| ページ数 | 6 |
| 発行日 | 2016-05-04 (VLD) |
[研究会発表申込システムのトップページに戻る]