| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-05-19 10:25 OpenCLを用いたステンシル計算向けFPGAプラットフォームの設計 ○ウィッデヤスーリヤ ハシタ ムトゥマラ・張山昌論（東北大）  RECONF2016-3 |
|
| 抄録 | （和） | ステンシル計算は科学技術計算分野でよく用いられる計算方法である． ステンシル計算の処理時間は外部メモリ帯域で制限されている． FPGAの内部メモリを効率よく利用することによりこの問題を解決できるが， ハードウェア設計の知識や膨大な設計時間が必要になる． 本稿では，この問題を解決するためOpenCL (open computing language)言語を用いた， ソフトウェアのみで設計可能なFPGAプラットフォームを提案する． 提案プラットフォームでは100～200 GFLOPSの処理性能を達成できることを示す． |
| （英） | Stencil computation is widely used in scientific computations. Its processing speed is usually restricted by the external memory bandwidth. FPGAs have solve this problem by utilizing large internal memory efficiently. However, a very large design time and hardware design skills are required to implement an FPGA architecture successfully. To solve this problem, we propose an FPGA platform, designed entirely using C-like programming language called OpenCL (open computing language). According to the experimental results, we achieved 100~200 GFLOPS of processing speed. |
|
| キーワード | （和） | ステンシル計算 / アクセラレーター / 反復計算 / FPGA / / / / |
| （英） | Stencil computation / iterative computation / accelerator / FPGA / / / / | |
| 文献情報 | 信学技報, vol. 116, no. 53, RECONF2016-3, pp. 9-12, 2016年5月. | |
| 資料番号 | RECONF2016-3 | |
| 発行日 | 2016-05-12 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2016-3 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2016-05-19 - 2016-05-20 |
| 開催地（和） | 富士通研究所 |
| 開催地（英） | FUJITSU LAB. |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2016-05-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | OpenCLを用いたステンシル計算向けFPGAプラットフォームの設計 |
| サブタイトル（和） | |
| タイトル（英） | Design of an FPGA Platform for Stencil Computation Using OpenCL |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ステンシル計算 / Stencil computation |
| キーワード(2)（和/英） | アクセラレーター / iterative computation |
| キーワード(3)（和/英） | 反復計算 / accelerator |
| キーワード(4)（和/英） | FPGA / FPGA |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | ウィッデヤスーリヤ ハシタ ムトゥマラ / Hasitha Muthumala Waidyasooriya / ウィッデヤスーリヤ ハシタ ムトゥマラ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 張山 昌論 / Masanori Hariyama / ハリヤマ マサノリ |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-05-19 10:25:00 |
| 発表時間 | 20分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2016-3 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.53 |
| ページ範囲 | pp.9-12 |
| ページ数 | 4 |
| 発行日 | 2016-05-12 (RECONF) |
[研究会発表申込システムのトップページに戻る]