| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-06-10 10:45 hw/sw複合体システムに向けたAutoencodersのFPGA実装 ○鈴木章央・森江 隆・田向 権（九工大）  SIS2016-13 |
|
| 抄録 | （和） | 深層学習は機械学習の手法の1つで，高い精度を誇るが，膨大な演算量及び演算時間が必要である．本研究では，組み込みシステムへの応用へ向けて，深層学習をField Programmable Gate Array (FPGA)を用いて実装する．また，FPGAとソフトウェアの協調動作によって，リアルタイムで柔軟に処理を行う低消費電力システムの開発を目指す．本論文では，深層学習を構成するアルゴリズムの1つであるAutoencoder (AE)についてディジタル回路実装した．システム内でオブジェクトとして利用するために，回路にはパラメータと共通Interfaceを持たせた．作成した回路について学習シミュレーションを行い，AEとしての動作を確認した．回路を組み換えて2種類の規模のAEを作成し，これらを組み合わせて積層化の検証を行った． |
| （英） | In this report, we propose a digital circuit design of Autoencoders (AE) and its Field Programmable Gate Array (FPGA) implementation. The proposed digital circuit of AEs has circuit parameters and a common interface to be considered as an object in the system. A combination of FPGA and software for AEs can realize a low power consumption system which can process flexibly in real time. Experimental results show that the proposed circuits work as an AE and the combination of the circuits construct a stacked AE. | |
| キーワード | （和） | Deep Learning / Autoencoders / FPGA / hardware / Shared Synapse Architecture / / / |
| （英） | Deep Learning / Autoencoders / FPGA / hardware / Shared Synapse Architecture / / / | |
| 文献情報 | 信学技報, vol. 116, no. 81, SIS2016-13, pp. 65-68, 2016年6月. | |
| 資料番号 | SIS2016-13 | |
| 発行日 | 2016-06-02 (SIS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SIS2016-13 |
|
| 研究会情報 | |
| 研究会 | SIS |
| 開催期間 | 2016-06-09 - 2016-06-10 |
| 開催地（和） | 釧路市観光国際交流センター |
| 開催地（英） | Kushiro Tourism and Convention cent. |
| テーマ（和） | スマートパーソナルシステム，一般 |
| テーマ（英） | Smart Personal Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | SIS |
| 会議コード | 2016-06-SIS |
| 本文の言語 | 日本語 |
| タイトル（和） | hw/sw複合体システムに向けたAutoencodersのFPGA実装 |
| サブタイトル（和） | |
| タイトル（英） | FPGA implementation of Autoencoders for hw/sw complex system |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Deep Learning / Deep Learning |
| キーワード(2)（和/英） | Autoencoders / Autoencoders |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | hardware / hardware |
| キーワード(5)（和/英） | Shared Synapse Architecture / Shared Synapse Architecture |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 鈴木 章央 / Suzuki Akihiro / スズキ アキヒロ |
| 第1著者 所属（和/英） | 九州工業大学 (略称： 九工大) Kyushu Institute of Technology (略称： Kyutech) |
| 第2著者 氏名（和/英/ヨミ） | 森江 隆 / Morie Takashi / モリエ タカシ |
| 第2著者 所属（和/英） | 九州工業大学 (略称： 九工大) Kyushu Institute of Technology (略称： Kyutech) |
| 第3著者 氏名（和/英/ヨミ） | 田向 権 / Tamukoh Hakaru / タムコウ ハカル |
| 第3著者 所属（和/英） | 九州工業大学 (略称： 九工大) Kyushu Institute of Technology (略称： Kyutech) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-06-10 10:45:00 |
| 発表時間 | 20分 |
| 申込先研究会 | SIS |
| 資料番号 | SIS2016-13 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.81 |
| ページ範囲 | pp.65-68 |
| ページ数 | 4 |
| 発行日 | 2016-06-02 (SIS) |
[研究会発表申込システムのトップページに戻る]