| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-06-17 16:10 ランダム遅延素子を用いた耐タンパ非同期式パイプライン回路 ○豊嶋太樹・黒川 敦・今井 雅（弘前大）  CAS2016-34 VLD2016-40 SIP2016-68 MSS2016-34 |
|
| 抄録 | （和） | 束データ方式非同期式回路は、組み合わせ回路の安定を示すためにクリティカルパスの遅延よりも常に大きな遅延値となる遅延素子を用いる。一定周期のクロック信号で動作する同期式回路や遅延値が同じ遅延素子を用いた非同期式回路のように遅延の大きさが一定の場合、回路は同じ論理動作を行う際に同じ電流・電磁波特性を示すものとなる。そのため、サイドチャネルアタックを受けやすくなる。一方で、遅延の大きさを変更することができるランダム遅延素子を用いる事で、同じ論理動作でも異なる電流・電磁波特性を示す回路を生成できる。本稿では、ランダム遅延素子の構成方式を提案し、耐タンパ性に優れた非同期式回路の設計方式に関して述べる。 |
| （英） | Asynchronous bundled-data transfer circuits use delay elements as a strobe signal which indicates the stable state of the corresponding combinational circuit. Its delay value is always larger than that of the critical path in the combinational circuit. If it is constant as well as the clock signal of synchronous circuits, the current and the electromagnetic wave of the target devices show the same characteristics when they perform the same functions. Thus, they cannot tolerate side channel attacks. On the other hand, their characteristics can be varied by using random delay elements even if they perform the same functions. In this paper, we propose the circuit structure of random delay elements and present tamper-resistant asynchronous circuits. | |
| キーワード | （和） | ランダム遅延素子 / 耐タンパ性 / 束データ方式 / サイドチャネルアタック / / / / |
| （英） | Random delay element / Tamper resistant / Bundled-data / Side-channel attack / / / / | |
| 文献情報 | 信学技報, vol. 116, no. 94, VLD2016-40, pp. 185-190, 2016年6月. | |
| 資料番号 | VLD2016-40 | |
| 発行日 | 2016-06-09 (CAS, VLD, SIP, MSS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2016-34 VLD2016-40 SIP2016-68 MSS2016-34 |
|
| 研究会情報 | |
| 研究会 | VLD CAS MSS SIP |
| 開催期間 | 2016-06-16 - 2016-06-17 |
| 開催地（和） | 弘前市立観光館 |
| 開催地（英） | Hirosaki Shiritsu Kanko-kan |
| テーマ（和） | システムと信号処理および一般 |
| テーマ（英） | System, signal processing and related topics |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2016-06-VLD-CAS-MSS-SIP |
| 本文の言語 | 日本語 |
| タイトル（和） | ランダム遅延素子を用いた耐タンパ非同期式パイプライン回路 |
| サブタイトル（和） | |
| タイトル（英） | Tamper Resistant Asynchronous Pipeline Circuits using Random Delay Elements |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ランダム遅延素子 / Random delay element |
| キーワード(2)（和/英） | 耐タンパ性 / Tamper resistant |
| キーワード(3)（和/英） | 束データ方式 / Bundled-data |
| キーワード(4)（和/英） | サイドチャネルアタック / Side-channel attack |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 豊嶋 太樹 / Daiki Toyoshima / トヨシマ ダイキ |
| 第1著者 所属（和/英） | 弘前大学 (略称： 弘前大) Hirosaki University (略称： Hirosaki Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 黒川 敦 / Atsushi Kurokawa / クロカワ アツシ |
| 第2著者 所属（和/英） | 弘前大学 (略称： 弘前大) Hirosaki University (略称： Hirosaki Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 今井 雅 / Masashi Imai / イマイ マサシ |
| 第3著者 所属（和/英） | 弘前大学 (略称： 弘前大) Hirosaki University (略称： Hirosaki Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-06-17 16:10:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | CAS2016-34, VLD2016-40, SIP2016-68, MSS2016-34 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.93(CAS), no.94(VLD), no.95(SIP), no.96(MSS) |
| ページ範囲 | pp.185-190 |
| ページ数 | 6 |
| 発行日 | 2016-06-09 (CAS, VLD, SIP, MSS) |
[研究会発表申込システムのトップページに戻る]