| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-11-29 09:00 薄膜BOX-SOIを用いた基板バイアス制御による低消費電力スタンダードセルメモリの設計と実装 ○吉田有佑・宇佐美公良（芝浦工大）  VLD2016-53 DC2016-47 |
|
| 抄録 | （和） | スタンダードセルメモリ(Standard Cell Memory : SCM)はSRAMに代わる低電圧動作可能な組み込みメモリである。本研究ではFD-SOIデバイスの一つである薄膜BOX-SOI(Silicon-on-Thin-BOX MOSFET: SOTB)を用いて、低消費電力SCMのための最適な基板バイアス制御を可能とする、自動レイアウト設計手法の検討を行った。シミュレーションの結果、提案する自動レイアウト手法により、通常のフローで設計したSCMと比較して、配線長を22 %短縮し、消費エネルギーを平均57％削減することができた。さらに、最適な基板バイアス制御により閾値電圧付近においてもリークエネルギーを削減することで、電源電圧0.3Vで最小エネルギー3.7fJ/bitとなり、既存研究で提案されているサブスレッショルド動作のメモリと比較しても優れた結果を示すことができた。 |
| （英） | We focus on the Standard Cell Memory (SCM) as another option to supersede SRAM for low-voltage operation. This paper describes a design of low-power SCM using Silicon-on-Thin-BOX (SOTB). In particular, we present automatic place and routing(P&R) methodology for optimal body-bias separation(BBS) for SCM. Simulation results demonstrated that proposed automatic P&R methodology can reduce wire length by 22% and energy consumption by 57% as compared to the standard digital flow. We also found that the proposed SCM operates at the minimum energy point (0.3V) with 3.7fJ energy per bit-access because we can reduce leakage energy in Near-Vth/Sub-Vth region by optimal BBS. | |
| キーワード | （和） | 薄膜BOX-SOI / 基板バイアス / Standard Cell Memory / 超低電圧 / 低消費電力 / / / |
| （英） | Silicon-on-Thin-BOX MOSFET / Body Bias / Standard Cell Memory / Ultra-low voltage operation / Low-power / / / | |
| 文献情報 | 信学技報, vol. 116, no. 330, VLD2016-53, pp. 55-60, 2016年11月. | |
| 資料番号 | VLD2016-53 | |
| 発行日 | 2016-11-21 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2016-53 DC2016-47 |
|
| 研究会情報 | |
| 研究会 | VLD DC CPSY RECONF CPM ICD IE |
| 開催期間 | 2016-11-28 - 2016-11-30 |
| 開催地（和） | 立命館大学大阪いばらきキャンパス |
| 開催地（英） | Ritsumeikan University, Osaka Ibaraki Campus |
| テーマ（和） | デザインガイア2016 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2016 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2016-11-VLD-DC-CPSY-RECONF-CPM-ICD-IE |
| 本文の言語 | 日本語 |
| タイトル（和） | 薄膜BOX-SOIを用いた基板バイアス制御による低消費電力スタンダードセルメモリの設計と実装 |
| サブタイトル（和） | |
| タイトル（英） | Design and Implementation Methodology of Low-power Standard cell memory with optimized body-bias separation in Silicon-on-Thin-BOX (SOTB) |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 薄膜BOX-SOI / Silicon-on-Thin-BOX MOSFET |
| キーワード(2)（和/英） | 基板バイアス / Body Bias |
| キーワード(3)（和/英） | Standard Cell Memory / Standard Cell Memory |
| キーワード(4)（和/英） | 超低電圧 / Ultra-low voltage operation |
| キーワード(5)（和/英） | 低消費電力 / Low-power |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 吉田 有佑 / Yusuke Yoshida / ヨシダ ユウスケ |
| 第1著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technolog (略称： Shibaura Institute of Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 宇佐美 公良 / Kimiyoshi Usami / ウサミ キミヨシ |
| 第2著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technolog (略称： Shibaura Institute of Tech.) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-11-29 09:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2016-53, DC2016-47 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.330(VLD), no.331(DC) |
| ページ範囲 | pp.55-60 |
| ページ数 | 6 |
| 発行日 | 2016-11-21 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]