講演抄録/キーワード |
講演名 |
2016-11-29 10:55
3次元FPGA向け消費電力解析ツール ○池邊雅登・趙 謙・尼崎太樹・飯田全広・久我守弘・末吉敏則(熊本大) RECONF2016-46 |
抄録 |
(和) |
近年は微細化によらず集積度を高める技術として3 次元積層技術が注目を集めている.
しかし,垂直配線に用いられるTSV(Through Silicon Via)は面積オーバーヘッドが大きいため,本研究グループでは少ないTSV で実現可能な3 次元FPGA を提案している.
また,微細なプロセスでは動作速度の向上やリーク電力などにより,低消費電力な設計が求められている.
しかし,既存の消費電力解析ツールでは3 次元FPGA への対応やアーキテクチャの
探索が難しい.
そのため,本稿では3 次元FPGA をはじめとした様々なアーキテクチャに対応可能な消費電力解析ツールを提案し,3 次元FPGA の消費電力を評価する. |
(英) |
Three-dimensional (3D) stacking technology is attractive for providing another way to improve the performance of the large scale integration (LSI) rather than miniaturization.
However, because the through-silicon-via(TSV) of the vertical connection has a large area overhead, we have introduced 3D-FPGA which requires smaller
number of TV.
In addition, in the new process as a result of improvements and leakage power of the operating speed, and low power consumption design is required. However, it is difficult to perform an architecture exploration of the
3D-FPGA with existing power analysis tool.
Therefore, we propose beginning with the a variety of architecture in
the corresponding possible power analysis tool for 3D-FPGA in this paper, to evaluate the power estimation of the 3D-FPGA. |
キーワード |
(和) |
3次元FPGA / face-down積層 / TSV / 消費電力 / スイッチングアクティビティ / / / |
(英) |
3D-FPGA / face-down stacking / TSV / power comsumption / switching activity / / / |
文献情報 |
信学技報, vol. 116, no. 332, RECONF2016-46, pp. 35-40, 2016年11月. |
資料番号 |
RECONF2016-46 |
発行日 |
2016-11-21 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2016-46 |