| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2017-03-02 13:55 ［招待講演］IPタイミング制約の組み上げチャレンジ ～ SoCタイミング制約の自動生成について ～ ○中江達哉・椎原一郎（ソシオネクスト）  VLD2016-116 |
|
| 抄録 | （和） | 近年のSoCは10を超える機能IPを搭載することは一般的であり、それらは社内開発だけでなく、3rd Partyからも購入する。それぞれのIPのタイミング制約は、通常SDC形式で準備され、これをユーザ論理のSDCらとチップレベルのSDCへと組み上げる。IP数の増加に伴い、組み上げに関わる作業の複雑さ、整合性・妥当性検証の工数が増大している。ソシオネクストは、これら作業の効率化を図るために、米国のEDAベンダExcellicon社と共同で、SDCの組み上げ技術を開発した。 |
| （英） | It is common that recent SoC is integrated with more than 10 functional IPs which are not only in-house designs but also coming from 3rd-parties. Mostly timing constraints of those IPs are provided in format of SDC, then they are promoted onto whole chip level with that of UDL together. Due to increase of numbers of IPs on SoC, complexity of work to promote those SDCs on whole chip and to verify it is tough and time consuming tasks. Socionext has developed a method to promote SDCs of IPs onto whole chip level with improving productivity of those tasks as collaboration with Excellicon which is EDA company in US. | |
| キーワード | （和） | SoC / IP / SDC / タイミング制約 / 組み上げ / / / |
| （英） | SoC / IP / SDC / Timing constraint / Promotion / / / | |
| 文献情報 | 信学技報, vol. 116, no. 478, VLD2016-116, pp. 81-81, 2017年3月. | |
| 資料番号 | VLD2016-116 | |
| 発行日 | 2017-02-22 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2016-116 |
|
| 研究会情報 | |
| 研究会 | VLD |
| 開催期間 | 2017-03-01 - 2017-03-03 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2017-03-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | IPタイミング制約の組み上げチャレンジ |
| サブタイトル（和） | SoCタイミング制約の自動生成について |
| タイトル（英） | IP Timing Constraints Promotion Challenges |
| サブタイトル（英） | A method to automatically generate SoC Timing Constraints |
| キーワード(1)（和/英） | SoC / SoC |
| キーワード(2)（和/英） | IP / IP |
| キーワード(3)（和/英） | SDC / SDC |
| キーワード(4)（和/英） | タイミング制約 / Timing constraint |
| キーワード(5)（和/英） | 組み上げ / Promotion |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 中江 達哉 / Tatsuya Nakae / ナカエ タツヤ |
| 第1著者 所属（和/英） | 株式会社ソシオネクスト (略称： ソシオネクスト) Socionext Inc. (略称： Socionext) |
| 第2著者 氏名（和/英/ヨミ） | 椎原 一郎 / Ichiro Shiihara / シイハラ イチロウ |
| 第2著者 所属（和/英） | 株式会社ソシオネクスト (略称： ソシオネクスト) Socionext Inc. (略称： Socionext) |
| 講演者 | 第1著者 |
| 発表日時 | 2017-03-02 13:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2016-116 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.478 |
| ページ範囲 | p.81 |
| ページ数 | 1 |
| 発行日 | 2017-02-22 (VLD) |
[研究会発表申込システムのトップページに戻る]