講演抄録/キーワード |
講演名 |
2017-03-10 13:10
マイクロ操作を可視化するCPUシミュレータの開発と評価 ○原 慎也・今井慈郎(香川大) ET2016-113 |
抄録 |
(和) |
本稿では,アセンブリ言語プログラムの実行をシミュレーションし,レジスタトランスファレベルの構造や動作,すなわちマイクロ操作を可視化できる計算機アーキテクチャの新しい教育ツールを提案する.開発したCPUシミュレータは,WebサービスとしてHTML5とJavaScriptで実装されている.シミュレータには複数のシミュレーション実行モードが実装されており,ユーザが実行モードを選択する.CPUの構造や動作を,マイクロ操作レベルでグラフィカルに可視化できることが最大の特徴である.開発したシミュレータは授業での使用後,アンケートによって評価されており,計算機アーキテクチャとCPUの構造や動作を学習する上で,非常に効果的であることが確認されている. |
(英) |
This paper proposes a new educational tool for Computer Architecture, which can provide simulation of assembly program code (instead of machine language), demonstration of several kinds of sample programs and visualization of register-transfer-level structure/behavior, namely micro-operation. Our educational tool for CPU simulation has been designed and implemented in Javascript language as Web service. Its users select simulation modes by micro step, by machine cycle and by automatic repetition of such cycles. So they can learn how a computer works graphically, recognize inner structure of CPU and understand micro-operation based behavior of CPU. Our Simulator has been also evaluated through some kinds of questionnaires by users/learners in classroom lectures. It is confirmed that the simulator has been very useful and effective to learn Computer Architecture and behavior/organization of CPU by means of its application. |
キーワード |
(和) |
マイクロ操作 / 可視化 / シミュレータ / JavaScript / 教育支援システム / / / |
(英) |
Educational Visualization / Computer Simulation at Register-transfer level / e-Learning / / / / / |
文献情報 |
信学技報, vol. 116, no. 517, ET2016-113, pp. 111-116, 2017年3月. |
資料番号 |
ET2016-113 |
発行日 |
2017-03-03 (ET) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
ET2016-113 |
研究会情報 |
研究会 |
ET |
開催期間 |
2017-03-10 - 2017-03-10 |
開催地(和) |
新居浜工業高等専門学校 |
開催地(英) |
National Institute of Technology, Niihama College |
テーマ(和) |
STEM教育/一般 |
テーマ(英) |
STEM (Science, Technology, Engineering and Mathematics) Education, etc. |
講演論文情報の詳細 |
申込み研究会 |
ET |
会議コード |
2017-03-ET |
本文の言語 |
日本語 |
タイトル(和) |
マイクロ操作を可視化するCPUシミュレータの開発と評価 |
サブタイトル(和) |
|
タイトル(英) |
Development and Trial Evaluation of CPU Simulator with Register-transfer level Micro-Operation |
サブタイトル(英) |
|
キーワード(1)(和/英) |
マイクロ操作 / Educational Visualization |
キーワード(2)(和/英) |
可視化 / Computer Simulation at Register-transfer level |
キーワード(3)(和/英) |
シミュレータ / e-Learning |
キーワード(4)(和/英) |
JavaScript / |
キーワード(5)(和/英) |
教育支援システム / |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
原 慎也 / Shinya Hara / ハラ シンヤ |
第1著者 所属(和/英) |
香川大学 (略称: 香川大)
Kagawa University (略称: Kagawa Univ.) |
第2著者 氏名(和/英/ヨミ) |
今井 慈郎 / Yoshiro Imai / イマイ ヨシロウ |
第2著者 所属(和/英) |
香川大学 (略称: 香川大)
Kagawa University (略称: Kagawa Univ.) |
第3著者 氏名(和/英/ヨミ) |
/ / |
第3著者 所属(和/英) |
(略称: )
(略称: ) |
第4著者 氏名(和/英/ヨミ) |
/ / |
第4著者 所属(和/英) |
(略称: )
(略称: ) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2017-03-10 13:10:00 |
発表時間 |
25分 |
申込先研究会 |
ET |
資料番号 |
ET2016-113 |
巻番号(vol) |
vol.116 |
号番号(no) |
no.517 |
ページ範囲 |
pp.111-116 |
ページ数 |
6 |
発行日 |
2017-03-03 (ET) |