| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2017-05-22 16:20 重みの2のべき乗近似を用いたCNNのFPGA実装に関する一検討 ○宇都宮誉博・尼崎太樹・飯田全広・久我守弘・末吉敏則（熊本大）  RECONF2017-6 |
|
| 抄録 | （和） | 画像認識の手法である畳込みニューラルネットワーク（CNN: Convolutional Neural Network)は，様々な分野で利用されている．CNNの組込み機器への実装を考えた場合，低消費電力かつ高速な処理が可能であるFPGA（Field Programmable Gate Array）は有望な選択肢となる．しかしながら，CNNの全結合層では膨大な回数の積和演算が行われるため，FPGAにCNNを実装する際は積和演算回路の構成および重みを読み込む際のメモリアクセスについての工夫が必要となる．そこで本稿では，CNNの全結合層において重みを2のべき乗に近似することで，積和演算回路における乗算をシフト演算回路に置き換える手法を提案する．提案手法によって，乗算演算子を用いて合成した積和演算回路よりもLUTの消費量は最大10.7倍改善され，動作周波数は最大2.6倍向上した．さらに，認識率の低下を約1%程度に抑えつつ，重みの表現に必要なビット幅を3ビットまで抑えることができた． |
| （英） | Convolutional Neural Network (CNN), a method of Image recognition, is utilized in various fields. Considering CNN implementation to embedded devices, Field Programmable Gate Array (FPGA) is one of the promising medium. The feature of FPGA is high speed processing with low power. There are enormous number of multiply-add operations in Fully Connected (FC) layers of CNN. Therefore, for CNN implementation on FPGA, it is required to consider the resource utilization of multiply-add circuit and memory access for weight of neural network. In this paper, we propose power of 2 approximation of weight in FC layers of CNN. This method enables multiply-add circuit to be configured by Shifter and Adder. Our proposed method improved LUT consumption up to 10.7 times and operating frequency up to 2.6 times. Furthermore, the bit width required for weight was reduced to 3 bits. In this case, deterioration of recognition accuracy was suppressed to about 1%. | |
| キーワード | （和） | FPGA / 深層学習 / 畳込みニューラルネットワーク / / / / / |
| （英） | FPGA / Deep Learning / CNN / / / / / | |
| 文献情報 | 信学技報, vol. 117, no. 46, RECONF2017-6, pp. 25-30, 2017年5月. | |
| 資料番号 | RECONF2017-6 | |
| 発行日 | 2017-05-15 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2017-6 |
|
| 研究会情報 | |
| 研究会 | RECONF CPSY DC IPSJ-ARC |
| 開催期間 | 2017-05-22 - 2017-05-24 |
| 開催地（和） | 登別温泉第一滝本館 |
| 開催地（英） | Noboribetsu-Onsen Dai-ichi-Takimoto-Kan |
| テーマ（和） | HotSPA2017: リコンフィギャラブルシステム・ディペンダブルコンピューティングシステムおよび一般 |
| テーマ（英） | HotSPA2017: Reconfigurable System, Dependable Computing System, and General Topics |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2017-05-RECONF-CPSY-DC-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | 重みの2のべき乗近似を用いたCNNのFPGA実装に関する一検討 |
| サブタイトル（和） | |
| タイトル（英） | CNN implementation on FPGA with Power of 2 Approximation of Weight |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 深層学習 / Deep Learning |
| キーワード(3)（和/英） | 畳込みニューラルネットワーク / CNN |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 宇都宮 誉博 / Takahiro Utsunomiya / ウツノミヤ タカヒロ |
| 第1著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ |
| 第2著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 飯田 全広 / Masahiro Iida / イイダ マサヒロ |
| 第3著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 久我 守弘 / Morihiro Kuga / クガ モリヒロ |
| 第4著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ |
| 第5著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2017-05-22 16:20:00 |
| 発表時間 | 20分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2017-6 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | no.46 |
| ページ範囲 | pp.25-30 |
| ページ数 | 6 |
| 発行日 | 2017-05-15 (RECONF) |
[研究会発表申込システムのトップページに戻る]