| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2017-06-19 10:40 専用キャリーチェーンを考慮した粒度混合再構成可能アーキテクチャ向け配置アルゴリズム ○本多巧樹・今川隆司・越智裕之（立命館大）  CAS2017-4 VLD2017-7 SIP2017-28 MSS2017-4 |
|
| 抄録 | （和） | 本論文では，専用キャリーチェーンを有する粒度混合再構成可能アーキテクチャ (Mixed-Grained Reconfigurable Architecture : MGRA) 向けに，Analytical Placement (AP) と低温Simulated Annealing (SA) を併用する配置アルゴリズムを提案する．対象のMGRAは高速な加減算器の実装のために専用キャリーチェーンを採用した細粒度ブロックと，複雑な算術演算器を実装するための粗粒度ブロックで構成される．このMGRAは高性能な回路実装を可能ならしめると期待されているが，単純なペアスワップベースのSAによる配置では局所最適解に収束してしまう．提案する配置アルゴリズムでは，APを利用してSAの初期配置を決める．APでは，主に粗粒度ブロックや専用キャリーチェーンを用いた細粒度ブロックによる加減算器の適切な配置を行う．その後SAでは細粒度ブロックを中心に再配置を行い，最適解を目指す．提案アルゴリズムを従来のVPR (Versatile Place and Route) と比較した結果，配置結果の指標となるコストを平均18.4%，クリチカルパスの遅延時間を平均6.0%，実行時間を平均67.6%削減できた．使用したベンチマーク回路には細粒度ブロックのみを用いるものも含まれているため，提案アルゴリズムは様々な回路に対して配置の質を向上させることが期待できる． |
| （英） | This paper proposes a placement algorithm using analytical placement (AP) and low-temperature simulated annealing (SA) for mixed-grained reconfigurable architecture (MGRA) with dedicated carry chains. The target MGRAs are assumed to have fine-grained blocks with dedicated carry chains to implement high-speed adders/subtracters and coarse-grained blocks to implement complicated arithmetic operations. Although this architecture is expected to enhance the performance of the implemented circuit, placement using simple pair-swap-based SA often converges to a local optimum. The proposed algorithm uses AP to determine an initial placement for SA. The AP explores an appropriate placement of coarse-grained blocks and adders/subtracters consisting of fine-grained blocks and dedicated carry chains. On the other hand, SA is mainly used to determine optimal placement of the remaining fine-grained blocks. The evaluations show that the proposed algorithm reduces the placement cost, critical path delay, and runtime by 18.4%, 6.0%, and 67.6% on average, respectively, over the Versatile Place and Route (VPR). The benchmark includes circuits consisting of only fine-grained logic. Hence, the proposed algorithm is expected to improve the placement quality for a wide range of application circuits. | |
| キーワード | （和） | analytical placement / 低温 simulated annealing / 初期配置 / 初期温度 / / / / |
| （英） | analytical placement / low-temperature simulated annealing / initial placement / initial temperature / / / / | |
| 文献情報 | 信学技報, vol. 117, no. 97, VLD2017-7, pp. 19-24, 2017年6月. | |
| 資料番号 | VLD2017-7 | |
| 発行日 | 2017-06-12 (CAS, VLD, SIP, MSS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2017-4 VLD2017-7 SIP2017-28 MSS2017-4 |
|
| 研究会情報 | |
| 研究会 | SIP CAS MSS VLD |
| 開催期間 | 2017-06-19 - 2017-06-20 |
| 開催地（和） | 新潟大学五十嵐キャンパス 中央図書館ライブラリーホール |
| 開催地（英） | Niigata University, Ikarashi Campus |
| テーマ（和） | システムと信号処理および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2017-06-SIP-CAS-MSS-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 専用キャリーチェーンを考慮した粒度混合再構成可能アーキテクチャ向け配置アルゴリズム |
| サブタイトル（和） | |
| タイトル（英） | Placement Algorithm for Mixed-Grained Reconfigurable Architecture with Dedicated Carry Chain |
| サブタイトル（英） | |
| キーワード(1)（和/英） | analytical placement / analytical placement |
| キーワード(2)（和/英） | 低温 simulated annealing / low-temperature simulated annealing |
| キーワード(3)（和/英） | 初期配置 / initial placement |
| キーワード(4)（和/英） | 初期温度 / initial temperature |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 本多 巧樹 / Koki Honda / ホンダ コウキ |
| 第1著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 今川 隆司 / Takashi Imagawa / イマガワ タカシ |
| 第2著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 越智 裕之 / Hiroyuki Ochi / オチ ヒロユキ |
| 第3著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2017-06-19 10:40:00 |
| 発表時間 | 20分 |
| 申込先研究会 | VLD |
| 資料番号 | CAS2017-4, VLD2017-7, SIP2017-28, MSS2017-4 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | no.96(CAS), no.97(VLD), no.98(SIP), no.99(MSS) |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2017-06-12 (CAS, VLD, SIP, MSS) |
[研究会発表申込システムのトップページに戻る]