お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2017-07-26 11:15
Summed Area Table計算の効率的なGPU実装
柄本悠太郎本田 巧中野浩嗣伊藤靖朗広島大CPSY2017-19
抄録 (和) 本論文では,Summed Area Table (SAT)計算の効率的なGPU実装を提案する.SATを計算する既存のGPU実装は行列を小さな領域に分割し並列に計算を行っている.このとき,領域間で計算の同期をとる必要があり,そのためのカーネル呼び出しにかかるオーバーヘッドが計算時間の遅延をもたらしていた.カーネルとはGPUの実行するプログラムのことで,CUDAは異なるブロック間で同期をとるとき新しいカーネルを起動する必要がある.そこで,提案GPU実装では領域ごとに計算の進捗を管理する状態フラグを用意することで,1度のカーネル呼び出しでSAT計算を行い高速化を実現した.評価実験として提案手法をNVIDIA Titan Xに実装し,実行時間を計測した.その結果,提案手法は既存のGPU実装と比べて最大2.03倍,逐次処理のCPU実装と比べて最大41.68倍の高速化を達成した. 
(英) The main contribution of this paper is to show an efficient GPU implementation of computing the summed area table. Existing implementations compute SAT in parallel dividing input matrix into submatrix. In the implementations, to synchronize the computation, the execution is divided into several kernels that are launched in serial. Our implementation adopts status flag to check the progress of computation and calls a kernel only once to compute SAT. In this paper, we show a GPU implementation that can perform a single kernel call on NVIDIA Titan X. The experimental results show that our SAT implementation runs faster at most 2.03 times than existing GPU implementations and 41.68 times faster than sequential algorithm using the CPU.
キーワード (和) summed area table / prefix-sum / GPU / CUDA / / / /  
(英) summed area table / prefix-sum / GPU / CUDA / / / /  
文献情報 信学技報, vol. 117, no. 153, CPSY2017-19, pp. 19-24, 2017年7月.
資料番号 CPSY2017-19 
発行日 2017-07-19 (CPSY) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CPSY2017-19

研究会情報
研究会 CPSY DC IPSJ-ARC  
開催期間 2017-07-26 - 2017-07-28 
開催地(和) 秋田アトリオンビル(秋田) 
開催地(英) Akita Atorion-Building (Akita) 
テーマ(和) 並列/分散/協調とディペンダブルコンピューティングおよび一般 
テーマ(英) Parallel, Distributed and Cooperative Processing 
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2017-07-CPSY-DC-ARC 
本文の言語 日本語 
タイトル(和) Summed Area Table計算の効率的なGPU実装 
サブタイトル(和)  
タイトル(英) An Efficient GPU Implementation of Computing the Summed Area Table 
サブタイトル(英)  
キーワード(1)(和/英) summed area table / summed area table  
キーワード(2)(和/英) prefix-sum / prefix-sum  
キーワード(3)(和/英) GPU / GPU  
キーワード(4)(和/英) CUDA / CUDA  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 柄本 悠太郎 / Yutaro Emoto / エモト ユウタロウ
第1著者 所属(和/英) 広島大学 (略称: 広島大)
Hiroshima University (略称: Hiroshima Univ.)
第2著者 氏名(和/英/ヨミ) 本田 巧 / Takumi Honda / ホンダ タクミ
第2著者 所属(和/英) 広島大学 (略称: 広島大)
Hiroshima University (略称: Hiroshima Univ.)
第3著者 氏名(和/英/ヨミ) 中野 浩嗣 / Koji Nakano / ナカノ コウジ
第3著者 所属(和/英) 広島大学 (略称: 広島大)
Hiroshima University (略称: Hiroshima Univ.)
第4著者 氏名(和/英/ヨミ) 伊藤 靖朗 / Yasuaki Ito / イトウ ヤスアキ
第4著者 所属(和/英) 広島大学 (略称: 広島大)
Hiroshima University (略称: Hiroshima Univ.)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2017-07-26 11:15:00 
発表時間 30分 
申込先研究会 CPSY 
資料番号 CPSY2017-19 
巻番号(vol) vol.117 
号番号(no) no.153 
ページ範囲 pp.19-24 
ページ数
発行日 2017-07-19 (CPSY) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会