| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2017-07-27 14:00 並列計算機におけるサーキットスイッチ・ネットワークのスロット数の削減法 ○胡 曜（NII）・工藤知宏（東大）・鯉渕道紘（NII）  CPSY2017-26 |
|
| 抄録 | （和） | (まだ登録されていません) |
| （英） | Network congestion usually happens in supercomputers and datacenter networks. This would lead to increased communication time. In this report, we propose a TDM-based circuit switching network to avoid the network congestion. Each switch in the network caches (reads) incoming data in an input slot (buffer) and later transfers (writes) it to an output slot (buffer). The connection between the input slot and the output slot is established beforehand. The read and write operations on input and output slots are not synchronized but with the same frequency. Thus the whole network guarantees the lowest bandwidth and the largest latency for each communication node pair. The number of total slots for every switch is a direct factor to affect the end-to-end latency. To reduce the required number of slots in the network, we propose a method to automatically generate an interconnection topology according to a given communication pattern and maximum switch degree. Evaluation results show that the number of network resources can be reduced by the proposed topology generator when compared to a 2-D mesh or torus. | |
| キーワード | （和） | / / / / / / / |
| （英） | datacenter network / circuit switching / interconnection network / time division multiplexing (TDM) / / / / | |
| 文献情報 | 信学技報, vol. 117, no. 153, CPSY2017-26, pp. 111-116, 2017年7月. | |
| 資料番号 | CPSY2017-26 | |
| 発行日 | 2017-07-19 (CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2017-26 |
|
| 研究会情報 | |
| 研究会 | CPSY DC IPSJ-ARC |
| 開催期間 | 2017-07-26 - 2017-07-28 |
| 開催地（和） | 秋田アトリオンビル（秋田） |
| 開催地（英） | Akita Atorion-Building (Akita) |
| テーマ（和） | 並列／分散／協調とディペンダブルコンピューティングおよび一般 |
| テーマ（英） | Parallel, Distributed and Cooperative Processing |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2017-07-CPSY-DC-ARC |
| 本文の言語 | 英語（日本語タイトルあり） |
| タイトル（和） | 並列計算機におけるサーキットスイッチ・ネットワークのスロット数の削減法 |
| サブタイトル（和） | |
| タイトル（英） | Reducing Number of Slots in Circuit-switched Network for Parallel Computers |
| サブタイトル（英） | |
| キーワード(1)（和/英） | / datacenter network |
| キーワード(2)（和/英） | / circuit switching |
| キーワード(3)（和/英） | / interconnection network |
| キーワード(4)（和/英） | / time division multiplexing (TDM) |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 胡 曜 / Yao Hu / コ ヨウ |
| 第1著者 所属（和/英） | 国立情報学研究所 (略称： NII) National Institute of Informatics (略称： NII) |
| 第2著者 氏名（和/英/ヨミ） | 工藤 知宏 / Tomohiro Kudoh / クドウ トモヒロ |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) University of Tokyo (略称： Univ. of Tokyo) |
| 第3著者 氏名（和/英/ヨミ） | 鯉渕 道紘 / Michihiro Koibuchi / コイブチ ミチヒロ |
| 第3著者 所属（和/英） | 国立情報学研究所 (略称： NII) National Institute of Informatics (略称： NII) |
| 講演者 | 第1著者 |
| 発表日時 | 2017-07-27 14:00:00 |
| 発表時間 | 30分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2017-26 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | no.153 |
| ページ範囲 | pp.111-116 |
| ページ数 | 6 |
| 発行日 | 2017-07-19 (CPSY) |
[研究会発表申込システムのトップページに戻る]