| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2017-07-31 12:00 ドレインオフセット構造を持った相補型TFET回路のTCADシミュレーション ○浅井栄大・森 貴洋・服部淳一・福田浩一・遠藤和彦・松川 貴（産総研）  SDM2017-35 ICD2017-23 |
|
| 抄録 | （和） | 我々はSi チャネルトンネルトランジスタ(TFET)からなる相補型論理回路のTCAD シミュレーションを行い、ドレインオフセット構造が回路特性に与える影響について調べた。ドレインオフセット構造は逆バイアス下におけるオフ電流を大きく減少させ、20nm以下までTFET 回路のゲート長スケーリングを可能とする。さらにドレインオフセット構造によるゲートドレイン容量（CGD）の低下は、発振回路の周波数増大をもたらす。この発振速度の増大効果はTFETに特有なCGDのドレイン電圧依存性と密接に関わっており、動作電圧にも依存する。 |
| （英） | We have performed TCAD simulation for a ring oscillator composed of complementary Tunnel Field Effect Transistors (C-TFETs), and analyzed the effect of drain-offset structure on the circuit characteristics. The drain-offset structure lowers the OFF current from the drain edge, and this unable us to shrink the gate length of the TFETs. Furthermore, the reduction of gate-drain capacitance (CGD) enhances the oscillation frequency of the ring oscillator. The enhancement effect of frequency by the drain-offset structure is strongly related to the unique dependence of CGD on the drain voltage, and affected by the operation voltage of the ring oscillator. | |
| キーワード | （和） | トンネルトランジスタ / リングオシレータ / ドレインオフセット / / / / / |
| （英） | Tunnel FET / Ring oscillator / Drain offset / / / / / | |
| 文献情報 | 信学技報, vol. 117, no. 166, SDM2017-35, pp. 21-24, 2017年7月. | |
| 資料番号 | SDM2017-35 | |
| 発行日 | 2017-07-24 (SDM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2017-35 ICD2017-23 |
|
| 研究会情報 | |
| 研究会 | SDM ICD ITE-IST |
| 開催期間 | 2017-07-31 - 2017-08-02 |
| 開催地（和） | 北海道大学情報教育館 |
| 開催地（英） | Hokkaido-Univ. Multimedia Education Bldg. |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧/低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low voltage/low power techniques, novel devices, circuits, and applications |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2017-07-SDM-ICD-IST |
| 本文の言語 | 日本語 |
| タイトル（和） | ドレインオフセット構造を持った相補型TFET回路のTCADシミュレーション |
| サブタイトル（和） | |
| タイトル（英） | TCAD Simulation of C-TFET Circuit with Drain Offset Structure |
| サブタイトル（英） | |
| キーワード(1)（和/英） | トンネルトランジスタ / Tunnel FET |
| キーワード(2)（和/英） | リングオシレータ / Ring oscillator |
| キーワード(3)（和/英） | ドレインオフセット / Drain offset |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 浅井 栄大 / Hidehiro Asai / アサイ ヒデヒロ |
| 第1著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第2著者 氏名（和/英/ヨミ） | 森 貴洋 / Takahiro Mori / モリ タカヒロ |
| 第2著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第3著者 氏名（和/英/ヨミ） | 服部 淳一 / Junich Hattori / ハットリ ジュンイチ |
| 第3著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第4著者 氏名（和/英/ヨミ） | 福田 浩一 / Koichi Fukuda / フクダ コウイチ |
| 第4著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第5著者 氏名（和/英/ヨミ） | 遠藤 和彦 / Kazuhiko Endo / エンドウ カズヒコ |
| 第5著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第6著者 氏名（和/英/ヨミ） | 松川 貴 / Takashi Matsukawa / マツカワ タカシ |
| 第6著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 講演者 | 第1著者 |
| 発表日時 | 2017-07-31 12:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2017-35, ICD2017-23 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | no.166(SDM), no.167(ICD) |
| ページ範囲 | pp.21-24 |
| ページ数 | 4 |
| 発行日 | 2017-07-24 (SDM, ICD) |
[研究会発表申込システムのトップページに戻る]