| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2017-09-25 13:55 COTSベース通信キャリア装置のHW/SW協調設計におけるFPGA動的部分再構成技術の適用性検討 ○保米本 徹・石井久治・松田俊哉・片山 勝・松村和之（NTT）  RECONF2017-25 |
|
| 抄録 | （和） | 通信キャリア特有のネットワーク機能をOpenCL C言語などを用いてFPGAアクセラレータボード上にプログラミングして用いる装置アーキテクチャにおいて，FPGAコンフィグのコンパイル時間の削減と1 FPGAでの動作中の機能更新（ISSU）を行うため，FPGA動的部分再構成（DPR）技術を用いることを検討している．本稿では，DPR対象の部分領域列の構造を1次元チェーン状とする制約を導入し，ワンライナー型に整形したコマンド列によるプログラムを行うことで利用率を上げることを提案し，その一部の実装を行った．その結果，GNU coreutils base64 をコマンド粒度の例に用いたとき，Intel Stratix V SGXEA7N FPGAの50%収容回路規模でISSU無し21段，ISSUあり12段の処理チェーンの設備が見込めることを示した． |
| （英） | The authors consider applying FPGA Dynamic Partial Reconfiguration (DPR) technique to carrier network equipment built with FPGA accelerator board and OpenCL C based programming, to achieve reduction of compiling time of circuit configuration and In Service Software Upgrade (ISSU) without using duplicated data plane. In this paper, assembling DPR areas into a straight chain and applying one-liner programming scheme are introduced and evaluated through a partial implementation of them. The result shows the DPR areas with GNU coreutils base64 command are expected to be placed 21 stages without ISSU and 12 stages with ISSU on Intel Stratix V SGXEA7N FPGA with 50% utilization. | |
| キーワード | （和） | ネットワーク処理 / FPGA 動的部分再構成 / インサービスソフトウェアアップグレード / / / / / |
| （英） | Network Processing / FPGA Dynamic Partial Reconfiguration / In Service Software Upgrade / / / / / | |
| 文献情報 | 信学技報, vol. 117, no. 221, RECONF2017-25, pp. 19-24, 2017年9月. | |
| 資料番号 | RECONF2017-25 | |
| 発行日 | 2017-09-18 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| 査読に ついて |
本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります． | |
| PDFダウンロード | RECONF2017-25 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2017-09-25 - 2017-09-26 |
| 開催地（和） | (株)ドワンゴ |
| 開催地（英） | DWANGO Co., Ltd. |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2017-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | COTSベース通信キャリア装置のHW/SW協調設計におけるFPGA動的部分再構成技術の適用性検討 |
| サブタイトル（和） | |
| タイトル（英） | A Study of Applicability of FPGA Dynamic Partial Reconfiguration Technique on COTS-based Carrier Network Equipment with HW/SW Co-design Scheme |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ネットワーク処理 / Network Processing |
| キーワード(2)（和/英） | FPGA 動的部分再構成 / FPGA Dynamic Partial Reconfiguration |
| キーワード(3)（和/英） | インサービスソフトウェアアップグレード / In Service Software Upgrade |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 保米本 徹 / Toru Homemoto / ホメモト トオル |
| 第1著者 所属（和/英） | 日本電信電話株式会社 (略称： NTT) Nippon Telegraph and Telephone Corporation (略称： NTT) |
| 第2著者 氏名（和/英/ヨミ） | 石井 久治 / Hisaharu Ishii / イシイ ヒサハル |
| 第2著者 所属（和/英） | 日本電信電話株式会社 (略称： NTT) Nippon Telegraph and Telephone Corporation (略称： NTT) |
| 第3著者 氏名（和/英/ヨミ） | 松田 俊哉 / Toshiya Matsuda / マツダ トシヤ |
| 第3著者 所属（和/英） | 日本電信電話株式会社 (略称： NTT) Nippon Telegraph and Telephone Corporation (略称： NTT) |
| 第4著者 氏名（和/英/ヨミ） | 片山 勝 / Masaru Katayama / カタヤマ マサル |
| 第4著者 所属（和/英） | 日本電信電話株式会社 (略称： NTT) Nippon Telegraph and Telephone Corporation (略称： NTT) |
| 第5著者 氏名（和/英/ヨミ） | 松村 和之 / Kazuyuki Matsumura / マツムラ カズユキ |
| 第5著者 所属（和/英） | 日本電信電話株式会社 (略称： NTT) Nippon Telegraph and Telephone Corporation (略称： NTT) |
| 講演者 | 第1著者 |
| 発表日時 | 2017-09-25 13:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2017-25 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | no.221 |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2017-09-18 (RECONF) |
[研究会発表申込システムのトップページに戻る]