お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2017-11-07 09:50
Face-down積層型3次元FPGAの性能評価
明石啓司郎尼崎太樹趙 謙飯田全広久我守弘末吉敏則熊本大RECONF2017-42
抄録 (和) 次元FPGA(Field programmable Gate Array) は微細化とは異なる方法で集積度,遅延を改善するデバイスとして注目されている.しかし,従来の3D-FPGA の垂直配線に用いられるTSVs(Through-Silicon Vias) の面積オーバヘッドは大きく,TSV を配置する個数と実装面積にはトレードオフが存在する.本稿では提案した3D-FPGAの遅延,電力,面積の評価を行う.本評価より2 層の3D-FPGA は速度と電力に優れ,4 層の3D-FPGA は面積に関しては最良であることが分かった. 
(英) In recent years,Three-dimensional (3D) field-programmable gate arrays(FPGAs) are expected to offer higher logic density as well as improved delay in a method different from process shrinking.However, because through-silicon-vias (TSVs) for conventional 3D FPGA interlayer connections have a large area overhead,there is a trade-off between connectivity and small size.In this paper,we compare 2D-FPGA and the architecture that we proposed and evaluate delay,power and area.According to our results,a 2-layer 3D FPGA is excellent in speed and power, and a 4-layer 3D FPGA is best in terms of area.
キーワード (和) 3次元FPGA / Face-down積層 / Face-up積層 / / / / /  
(英) 3D-FPGA / Face-down stacking / Face-up stacking / / / / /  
文献情報 信学技報, vol. 117, no. 279, RECONF2017-42, pp. 31-36, 2017年11月.
資料番号 RECONF2017-42 
発行日 2017-10-30 (RECONF) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード RECONF2017-42

研究会情報
研究会 VLD DC CPSY RECONF CPM ICD IE IPSJ-SLDM 
開催期間 2017-11-06 - 2017-11-08 
開催地(和) くまもと県民交流館パレア 
開催地(英) Kumamoto-Kenminkouryukan Parea 
テーマ(和) デザインガイア2017 -VLSI設計の新しい大地- 
テーマ(英) Design Gaia 2017 -New Field of VLSI Design- 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2017-11-VLD-DC-CPSY-RECONF-CPM-ICD-IE-SLDM-EMB-ARC 
本文の言語 日本語 
タイトル(和) Face-down積層型3次元FPGAの性能評価 
サブタイトル(和)  
タイトル(英) Performance Evaluation Three Dimensional FPGA Architecture with Face-down Stacking 
サブタイトル(英)  
キーワード(1)(和/英) 3次元FPGA / 3D-FPGA  
キーワード(2)(和/英) Face-down積層 / Face-down stacking  
キーワード(3)(和/英) Face-up積層 / Face-up stacking  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 明石 啓司郎 / Keishiro Akashi / アカシ ケイシロウ
第1著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ)
第2著者 氏名(和/英/ヨミ) 尼崎 太樹 / Motoki Amagasaki / モトキ アマガサキ
第2著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ)
第3著者 氏名(和/英/ヨミ) 趙 謙 / Qian Zhao / チョウ ケン
第3著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ)
第4著者 氏名(和/英/ヨミ) 飯田 全広 / Masahiro Iida / イイダ マサヒロ
第4著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ)
第5著者 氏名(和/英/ヨミ) 久我 守弘 / Morihiro Kuga / クガ モリヒロ
第5著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ)
第6著者 氏名(和/英/ヨミ) 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ
第6著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ)
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2017-11-07 09:50:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 RECONF2017-42 
巻番号(vol) vol.117 
号番号(no) no.279 
ページ範囲 pp.31-36 
ページ数
発行日 2017-10-30 (RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会