講演抄録/キーワード |
講演名 |
2017-11-07 11:20
IDDT出現時間に基づく検査法の断線故障検出能力向上のための設計 ○神原東風・大谷航平・四柳浩之・橋爪正樹(徳島大) VLD2017-49 DC2017-55 |
抄録 |
(和) |
IC内に発生する断線故障の増加が問題となっている.
これまでに我々はCMOS論理回路内の信号線における断線故障を検出するための組込みセンサを用いる電源電流検査法を提案した.
この検査法はテスト入力ベクトルを検査対象デバイスに印加した際に流れる動的電源電流の出現時間に基づいている.
本稿では検査時に故障回路と正常回路の動的電源電流出現時間の差異を拡大するための検査法の改良を提案する.
また,改良した組込みセンサを用いることで断線故障の検出が容易になることをSPICEシミュレーションを用いる実験により示す. |
(英) |
Increasing open defects has become a problem.
We proposed a supply current test method with a built-in sensor for detecting open defects on signal lines in CMOS logic circuits.
The test method is based on an appearance time of dynamic supply current that flows when a test input vector is provided to a device under test.
We propose the improved test method to make the difference of IDDT appearance time greater.
In addition, SPICE simulation results show that open defects are detected by the improved sensor. |
キーワード |
(和) |
電源電流 / IDDTテスト / 断線故障 / 組込み型電流センサ / / / / |
(英) |
supply current / IDDT testing / open defect / built-in current sensor / / / / |
文献情報 |
信学技報, vol. 117, no. 274, DC2017-55, pp. 125-130, 2017年11月. |
資料番号 |
DC2017-55 |
発行日 |
2017-10-30 (VLD, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2017-49 DC2017-55 |