| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2017-11-07 09:50 SATソルバを用いた低消費電力向けテストパタン圧縮手法について ○松永裕介（九大）  VLD2017-43 DC2017-49 |
|
| 抄録 | （和） | 本稿ではSATソルバを用いた低消費電力向けテストパタン圧縮手法の提案を行 う． 基本となるアイデアは，元の制約式に複数の変数のXORで構成された制約式を追加することで SAT問題のサンプリングを行う手法を用いて候補となるパタンを生成し， そのなかから与えられた信号遷移回数の制約を満たしつつ要素数が少なくなる テストパタン集合を最小集合被覆問題を解くことで得るというものである． 実験結果より，サンプリングの数を増やすことでより要素数の少ないテストパ タン集合が得られることが確認されている． 提案するヒューリスティックの有効性およびロバスト性を示している． |
| （英） | This paper proposes a test pattern compaction method under power consumption constraint, which uses SAT solver based random sampling. First, candidate patterns are generated using XOR constraint based SAT model sampling, which adds randomly generated constraints to the original problem, then test pattern set is derived by solving minimum set covering problem. Experiments show that increasing the number of candidate patterns directly leads better solution, which means the proposed heuristic is very effective and robust. |
|
| キーワード | （和） | テストパタン生成 / 信号遷移回数 / SAT / ランダムサンプリング / / / / |
| （英） | test pattern generation / signal transition activity / SAT / random sampling / / / / | |
| 文献情報 | 信学技報, vol. 117, no. 273, VLD2017-43, pp. 95-99, 2017年11月. | |
| 資料番号 | VLD2017-43 | |
| 発行日 | 2017-10-30 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2017-43 DC2017-49 |
|
| 研究会情報 | |
| 研究会 | VLD DC CPSY RECONF CPM ICD IE IPSJ-SLDM |
| 開催期間 | 2017-11-06 - 2017-11-08 |
| 開催地（和） | くまもと県民交流館パレア |
| 開催地（英） | Kumamoto-Kenminkouryukan Parea |
| テーマ（和） | デザインガイア2017 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2017 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2017-11-VLD-DC-CPSY-RECONF-CPM-ICD-IE-SLDM-EMB-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | SATソルバを用いた低消費電力向けテストパタン圧縮手法について |
| サブタイトル（和） | |
| タイトル（英） | On low power oriented test pattern compaction using SAT solver |
| サブタイトル（英） | |
| キーワード(1)（和/英） | テストパタン生成 / test pattern generation |
| キーワード(2)（和/英） | 信号遷移回数 / signal transition activity |
| キーワード(3)（和/英） | SAT / SAT |
| キーワード(4)（和/英） | ランダムサンプリング / random sampling |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 松永 裕介 / Yusuke Matsunaga / マツナガ ユウスケ |
| 第1著者 所属（和/英） | 九州大学 (略称： 九大) Kyushu University (略称： Kyushu Univ.) |
| 第2著者 氏名（和/英/ヨミ） | / / |
| 第2著者 所属（和/英） | (略称： ) (略称： ) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2017-11-07 09:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2017-43, DC2017-49 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | no.273(VLD), no.274(DC) |
| ページ範囲 | pp.95-99 |
| ページ数 | 5 |
| 発行日 | 2017-10-30 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]