講演抄録/キーワード |
講演名 |
2017-11-07 10:30
Stochastic Number Generation with Internal Signals of Peripheral Logic Circuits ○Naoya Kubota・Maki Fujiha・Hideyuki Ichihara・Tsuyoshi Iwagaki・Tomoo Inoue(Hiroshima City Univ.) VLD2017-47 DC2017-53 |
抄録 |
(和) |
ストカスティックコンピューティング(SC)は確率的な演算手法であり,故障耐性が高いことや演算に必要な素子数が少ないことから注目されている.SC回路は,2進数を確率で表現したビット系列に変換するSNGと呼ばれる回路が必要となる.本論文では,SNGの面積を削減するために,周辺論理回路の内部信号値を利用した乱数列生成法を提案し,演算精度を保証するために,周辺論理回路の内部信号線を適切に選択するヒューリスティックアルゴリズムを提案する. |
(英) |
Stochastic computing (SC), which is an approximate computation with probabilities, has attracted at- tention because it has distinct advantages in hardware cost and fault tolerance. In SC, numbers to be calculated are represented by the probabilities of one occurring in binary sequences and the numbers are transformed from binary (or deterministic) numbers by stochastic number generators (SNGs). In this paper, we propose a new SC scheme in which SNGs of an SC circuit exploit the internal signals of its peripheral logic circuits for generating random numbers. Furthermore, we propose an algorithm for appropriately selecting signal lines so as to reduce both of conversion errors and correlation-induced errors |
キーワード |
(和) |
ストカスティックコンピューティング / ストカスティック数 / 変換誤差 / 相関起因誤差 / カイ二乗値 / / / |
(英) |
stochastic computing / stochastic number / conversion error / correlation-induced error / chi-square-value / / / |
文献情報 |
信学技報, vol. 117, no. 273, VLD2017-47, pp. 115-120, 2017年11月. |
資料番号 |
VLD2017-47 |
発行日 |
2017-10-30 (VLD, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2017-47 DC2017-53 |