| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2017-11-07 10:30 β展開に基づくAD変換器のルックアップテーブル除去によるデジタル回路部の面積削減 ○進藤佑司・瀬戸謙修・傘 昊（東京都市大）  VLD2017-44 DC2017-50 |
|
| 抄録 | （和） | β展開に基づくAD変換器のデジタル回路部の面積削減手法を提案する。既存手法のデジタル回路部は、ルックアップテーブル(LUT)を利用して、実効β値推定と、β進数から2進数への変換を行っているが、変換精度を高くするとLUTの面積が大きくなるという問題がある。本研究では、LUT除去のため、ニュートン法による実効β値推定と、β進数から2進数への直接計算を提案する。変換精度を増やした際、本提案手法の適用により、既存手法と比べて、デジタル回路部の面積は、既存手法と比べて面積増加を押さえることが可能となる。 |
| （英） | We propose an area reduction method of digital circuit part in analog-to-digital converter (ADC) based on β-expansion. The digital parts of existing β-expansion based ADCs uses lookup tables (LUTs) to estimate effective β values and to convert non-binary numbers to binary numbers. Unfortunately, increasing the conversion precision of the ADCs increases the area of the LUTs. In this work, in order to eliminate the LUTs, we estimate the effective β values by Newton’s method and directly convert non-binary numbers to binary numbers. When the conversion precision of the ADCs is increased, the proposed method reduces the increase of the digital part area compared to the existing LUT-based method. | |
| キーワード | （和） | AD変換 / 高位合成 / / / / / / |
| （英） | AD Converter / High-Level Synthesis / / / / / / | |
| 文献情報 | 信学技報, vol. 117, no. 273, VLD2017-44, pp. 101-104, 2017年11月. | |
| 資料番号 | VLD2017-44 | |
| 発行日 | 2017-10-30 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2017-44 DC2017-50 |
|
| 研究会情報 | |
| 研究会 | VLD DC CPSY RECONF CPM ICD IE IPSJ-SLDM |
| 開催期間 | 2017-11-06 - 2017-11-08 |
| 開催地（和） | くまもと県民交流館パレア |
| 開催地（英） | Kumamoto-Kenminkouryukan Parea |
| テーマ（和） | デザインガイア2017 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2017 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2017-11-VLD-DC-CPSY-RECONF-CPM-ICD-IE-SLDM-EMB-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | β展開に基づくAD変換器のルックアップテーブル除去によるデジタル回路部の面積削減 |
| サブタイトル（和） | |
| タイトル（英） | Area Reduction of Digital Circuit Part in Analog-to-Digital Converter Based on β-Expansion by Eliminating Look-Up Table |
| サブタイトル（英） | |
| キーワード(1)（和/英） | AD変換 / AD Converter |
| キーワード(2)（和/英） | 高位合成 / High-Level Synthesis |
| キーワード(3)（和/英） | / |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 進藤 佑司 / Yuji Shindo / シンドウ ユウジ |
| 第1著者 所属（和/英） | 東京都市大学 (略称： 東京都市大) Tokyo City University (略称： TCU) |
| 第2著者 氏名（和/英/ヨミ） | 瀬戸 謙修 / Kenshu Seto / セト ケンシュウ |
| 第2著者 所属（和/英） | 東京都市大学 (略称： 東京都市大) Tokyo City University (略称： TCU) |
| 第3著者 氏名（和/英/ヨミ） | 傘 昊 / Hao San / サン ハオ |
| 第3著者 所属（和/英） | 東京都市大学 (略称： 東京都市大) Tokyo City University (略称： TCU) |
| 講演者 | 第1著者 |
| 発表日時 | 2017-11-07 10:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2017-44, DC2017-50 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | no.273(VLD), no.274(DC) |
| ページ範囲 | pp.101-104 |
| ページ数 | 4 |
| 発行日 | 2017-10-30 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]