講演抄録/キーワード |
講演名 |
2018-02-20 16:10
メモリベース再構成デバイスMRLDにおけるブリッジ接続故障のテスト方法 ○王 森レイ・小川達也・樋上喜信・高橋 寛(愛媛大)・佐藤正幸・勝 満徳(TRL)・関口象一(太陽誘電) DC2017-87 |
抄録 |
(和) |
MRLD とは、メモリ機能も備える新しい再構成可能論理デバイスである。MRLD の基本要素となるMLUT(Multiple Look Up Table)は、複数の汎用メモリセルで構成され,隣接MLUT のアドレス線(A)とデータ線(D)をペーアで相互接続する構造となっている。本稿では、MRLD の高信頼化と歩留まり向上を目的とし,MLUT の配置配線を考慮したMLUT 間のAD 接続配線におけるブリッジ接続故障をテストする方法を提案する。また、論理シミュレーションによる提案法の有効性を確認した。 |
(英) |
MRLD is a promising alternative to FPGA with the benefits of low production cost, low power and small delay. In order to improve the yield and reliability of MRLD, in [6] we have developed the test approaches for detecting the interconnect faults including the stuck-at and bridge faults of MRLD. However, the test method for bridge faults of MRLD presented in [6] did not consider possible bridges between any interconnects in MRLD. Therefore, in this paper, we improve the test method of [6] for detecting the bridge faults between any interconnects that takes the Place-and-Route into account. The experimental results confirmed the effectiveness of the proposed test method. |
キーワード |
(和) |
再構成論理 / MRLD / 信頼性 / 接続テスト / / / / |
(英) |
Reconfigurable Device / MRLD / FPGA / Reliability / Interconnect defects / Testing / / |
文献情報 |
信学技報, vol. 117, no. 444, DC2017-87, pp. 61-66, 2018年2月. |
資料番号 |
DC2017-87 |
発行日 |
2018-02-13 (DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
DC2017-87 |