| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2018-03-01 16:25 FPGAを用いた組込みシステム向けDNNフレームワークの構想 ○山本椋太・岡本卓也・本田晋也（名大）・趙 茜・松本斗貴・中本幸一（兵庫県立大）・酒井 完・青山哲也・若林一敏（NEC）  VLD2017-117 |
|
| 抄録 | （和） | DNN (Deep Neural Network) が様々な分野で利用され始めており，組込みシステム分野でも需要がある． しかし，組込みシステムには厳しいリソース制約があるため， 低消費電力，省メモリかつリアルタイム性を考慮した実装が要求される． また，FPGAは特定の演算に対する回路を柔軟に構築可能であり， CPUと比べて高速かつGPUと比べて低消費電力に演算可能だと言われている． そこで本研究ではFPGAを利用した組込みシステム向けDNNフレームワークの検討を行う． 本フレームワークは，既存の汎用マシン向けDNNフレームワークによる学習結果から， 高位合成用C言語ソースコードを生成し，FPGAに実装する． 本稿では，フレームワークの構想を述べ関連する研究との関係性を述べる． |
| （英） | Recently, a DNN (Deep Neural Network) is used in many areas, and it required a field of an embedded system. For an embedded systems, because its implementation may have severe restrictions on memory, speed, and real-time property. On the other hand, an FPGA can be configured a flexible logic circuit for specializing calculations. It can calculate faster than CPUs and lower power than GPUs. This study, we consider a DNN framework for an embedded system using an FPGA. Our framework has a generator for C language source code for high-level synthesis then configure FPGA using trained date generated by existent DNN framework. This paper, we describe a concept of the framework and the relationship between our study and related work. |
|
| キーワード | （和） | DNN / FPGA / 高位合成 / / / / / |
| （英） | Deep Learning / FPGA / High-Level Synthesis / / / / / | |
| 文献情報 | 信学技報, vol. 117, no. 455, VLD2017-117, pp. 169-174, 2018年2月. | |
| 資料番号 | VLD2017-117 | |
| 発行日 | 2018-02-21 (VLD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2017-117 |
|
| 研究会情報 | |
| 研究会 | VLD HWS |
| 開催期間 | 2018-02-28 - 2018-03-02 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2018-02-VLD-HWS |
| 本文の言語 | 日本語 |
| タイトル（和） | FPGAを用いた組込みシステム向けDNNフレームワークの構想 |
| サブタイトル（和） | |
| タイトル（英） | A Concept of DNN Framework for Embedded System Using FPGA |
| サブタイトル（英） | |
| キーワード(1)（和/英） | DNN / Deep Learning |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | 高位合成 / High-Level Synthesis |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 山本 椋太 / Ryota Yamamoto / ヤマモト リョウタ |
| 第1著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 岡本 卓也 / Takuya Okamoto / オカモト タクヤ |
| 第2著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 本田 晋也 / Shinya Honda / ホンダ シンヤ |
| 第3著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 趙 茜 / Qian Zhao / チヨウ セン |
| 第4著者 所属（和/英） | 兵庫県立大学 (略称： 兵庫県立大) University of Hyogo (略称： Hyogo Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 松本 斗貴 / Toki Matsumoto / マツモト トキ |
| 第5著者 所属（和/英） | 兵庫県立大学 (略称： 兵庫県立大) University of Hyogo (略称： Hyogo Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 中本 幸一 / Yukikazu Nakamoto / ナカモト ユキカズ |
| 第6著者 所属（和/英） | 兵庫県立大学 (略称： 兵庫県立大) University of Hyogo (略称： Hyogo Univ.) |
| 第7著者 氏名（和/英/ヨミ） | 酒井 完 / Tamotsu Sakai / サカイ タモツ |
| 第7著者 所属（和/英） | 日本電気株式会社 (略称： NEC) NEC Corporation Inc. (略称： NEC) |
| 第8著者 氏名（和/英/ヨミ） | 青山 哲也 / Tetsuya Aoyama / アオヤマ テツヤ |
| 第8著者 所属（和/英） | 日本電気株式会社 (略称： NEC) NEC Corporation Inc. (略称： NEC) |
| 第9著者 氏名（和/英/ヨミ） | 若林 一敏 / Kazutoshi Wakabayashi / ワカバヤシ カズトシ |
| 第9著者 所属（和/英） | 日本電気株式会社 (略称： NEC) NEC Corporation Inc. (略称： NEC) |
| 講演者 | 第1著者 |
| 発表日時 | 2018-03-01 16:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2017-117 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | no.455 |
| ページ範囲 | pp.169-174 |
| ページ数 | 6 |
| 発行日 | 2018-02-21 (VLD) |
[研究会発表申込システムのトップページに戻る]