| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2018-03-07 15:45 並列計算機におけるサーキットスイッチ・ネットワークの伝送遅延を最小化する方法 ○胡 曜・平澤将一・鯉渕道紘（NII）  CPSY2017-135 DC2017-91 |
|
| 抄録 | （和） | Network congestion usually leads to increased communication time in supercomputer and datacenter networks. In our previous study, we have proposed an electrical circuit-switched (ECS) network to avoid network congestion and guarantee a certain amount of bandwidth for each communication pair, which makes its end-to-end latency predictable. In this report, we discuss several methods to minimize end-to-end latency in our ECS network. Through numerical analysis, we get upper and lower bounds of the end-to-end latency for one communication in the network and infer conditions of the minimum end-to-end latency. We thus come up with two methods to reach or approach the minimum latency: routing update and sending time slot adjustment. Furthermore, we design a hybrid CS/PS switch which takes both advantages of circuit switching and packet switching and also helps to reduce the minimum necessary number of slots for each switch in the network. Evaluation results show that our ECS network can obtain large benefits from complement of a small packet switching component. |
| （英） | Network congestion usually leads to increased communication time in supercomputer and datacenter networks. In our previous study, we have proposed an electrical circuit-switched (ECS) network to avoid network congestion and guarantee a certain amount of bandwidth for each communication pair, which makes its end-to-end latency predictable. In this report, we discuss several methods to minimize end-to-end latency in our ECS network. Through numerical analysis, we get upper and lower bounds of the end-to-end latency for one communication in the network and infer conditions of the minimum end-to-end latency. We thus come up with two methods to reach or approach the minimum latency: routing update and sending time slot adjustment. Furthermore, we design a hybrid CS/PS switch which takes both advantages of circuit switching and packet switching and also helps to reduce the minimum necessary number of slots for each switch in the network. Evaluation results show that our ECS network can obtain large benefits from complement of a small packet switching component. | |
| キーワード | （和） | datacenter network / end-to-end latency / circuit switching / packet switching / / / / |
| （英） | datacenter network / end-to-end latency / circuit switching / packet switching / / / / | |
| 文献情報 | 信学技報, vol. 117, no. 479, CPSY2017-135, pp. 95-100, 2018年3月. | |
| 資料番号 | CPSY2017-135 | |
| 発行日 | 2018-02-28 (CPSY, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2017-135 DC2017-91 |
|
| 研究会情報 | |
| 研究会 | CPSY DC IPSJ-SLDM IPSJ-EMB IPSJ-ARC |
| 開催期間 | 2018-03-07 - 2018-03-08 |
| 開催地（和） | 隠岐の島文化会館 |
| 開催地（英） | Okinoshima Bunka-Kaikan Bldg. |
| テーマ（和） | 組込み技術とネットワークに関するワークショップ ETNET2018 |
| テーマ（英） | ETNET2018 |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2018-03-CPSY-DC-SLDM-EMB-ARC |
| 本文の言語 | 英語（日本語タイトルあり） |
| タイトル（和） | 並列計算機におけるサーキットスイッチ・ネットワークの伝送遅延を最小化する方法 |
| サブタイトル（和） | |
| タイトル（英） | Minimizing End-to-end Latency in Circuit-switched Network for Parallel Computers |
| サブタイトル（英） | |
| キーワード(1)（和/英） | datacenter network / datacenter network |
| キーワード(2)（和/英） | end-to-end latency / end-to-end latency |
| キーワード(3)（和/英） | circuit switching / circuit switching |
| キーワード(4)（和/英） | packet switching / packet switching |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 胡 曜 / Yao Hu / コ ヨウ |
| 第1著者 所属（和/英） | 国立情報学研究所 (略称： NII) National Institute of Informatics (略称： NII) |
| 第2著者 氏名（和/英/ヨミ） | 平澤 将一 / Shoichi Hirasawa / ヒラサワ ショウイチ |
| 第2著者 所属（和/英） | 国立情報学研究所 (略称： NII) National Institute of Informatics (略称： NII) |
| 第3著者 氏名（和/英/ヨミ） | 鯉渕 道紘 / Michihiro Koibuchi / コイブチ ミチヒロ |
| 第3著者 所属（和/英） | 国立情報学研究所 (略称： NII) National Institute of Informatics (略称： NII) |
| 講演者 | 第1著者 |
| 発表日時 | 2018-03-07 15:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2017-135, DC2017-91 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | no.479(CPSY), no.480(DC) |
| ページ範囲 | pp.95-100 |
| ページ数 | 6 |
| 発行日 | 2018-02-28 (CPSY, DC) |
[研究会発表申込システムのトップページに戻る]