| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2018-08-08 13:15 ［依頼講演］パスゲートトランジスタの対称性を向上した28nmHKMG 10TデュアルポートSRAMセル ○石井雄一郎・田中美紀・藪内 誠・澤田陽平・田中信二・新居浩二（ルネサス エレクトロニクス）・Tien Yu Lu・Chun Hsien Huang・Shou Sian Chen・Yu Tse Kuo・Ching Cheng Lung・Osbert Cheng（ユナイテッド・マイクロエレクトロニクス）  SDM2018-40 ICD2018-27 |
|
| 抄録 | （和） | 従来の8TデュアルポートSRAMセルに対して, パスゲートトランジスタの対称性を向上し, リード・ライトディスターブ状態下でのリード・ライトマージンを改善した, 10TデュアルポートSRAMセルについて提案する. 提案セルはパスゲートの拡散層の形状をそろえ，ゲートを介した高抵抗な電流パスを無くすことで，従来セルで見られたセル電流のオフセットを改善した．実デバイスでの測定で20%のセル電流, 15mVのSNMの向上をそれぞれ確認した. 28nmHKMGプロセスを用いて提案セルを用いた256kbit容量のDP-SRAMマクロを試作した. ディスターブ状態での動作下限電圧は0.53Vであり, 従来マクロと比較して90mV改善した. |
| （英） | We propose a highly symmetrical 10T 2-read/write (2RW) dual-port (DP) SRAM bitcell in 28-nm high-k/metal-gate planar bulk CMOS. It replaces the conventional 8T 2RW DP SRAM bitcell without any area overhead. It significantly improves robustness of process variations and an asymmetric issue between the true and bar bitline pairs. Measured data show that read current (Iread) and SNM are respectively boosted by +20% and +15 mV by introducing proposed bitcell with enlarged pull-down (PD) and pass-gate (PG) NMOSs. Measured Vmin of proposed 256-kbit 10T DP SRAM is 0.53 V at TT process, 25°C under the worst access condition with read/write disturbances, improved by 90 mV (15%) compared to the conventional one. | |
| キーワード | （和） | デュアルポート / ビットセル / リードディスターブ / ライトディスターブ / / / / |
| （英） | SRAM / Dual Port / bitcell / 8T / 10T / read disturbance / write disturbance / | |
| 文献情報 | 信学技報, vol. 118, no. 173, ICD2018-27, pp. 83-88, 2018年8月. | |
| 資料番号 | ICD2018-27 | |
| 発行日 | 2018-07-31 (SDM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2018-40 ICD2018-27 |
|
| 研究会情報 | |
| 研究会 | SDM ICD ITE-IST |
| 開催期間 | 2018-08-07 - 2018-08-09 |
| 開催地（和） | 北海道大学大学院情報科学研究科 M棟M151 |
| 開催地（英） | Hokkaido Univ., Graduate School of IST M Bldg., M151 |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧・低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low Voltage/Low Power Techniques, Novel Devices/Circuits, and the Applications |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2018-08-SDM-ICD-IST |
| 本文の言語 | 日本語 |
| タイトル（和） | パスゲートトランジスタの対称性を向上した28nmHKMG 10TデュアルポートSRAMセル |
| サブタイトル（和） | |
| タイトル（英） | A Highly Symmetrical 10T 2-Read/Write Dual-port SRAM Bitcell Design In 28nm High-k/Metal-gate Planar Bulk CMOS Technology |
| サブタイトル（英） | |
| キーワード(1)（和/英） | デュアルポート / SRAM |
| キーワード(2)（和/英） | ビットセル / Dual Port |
| キーワード(3)（和/英） | リードディスターブ / bitcell |
| キーワード(4)（和/英） | ライトディスターブ / 8T |
| キーワード(5)（和/英） | / 10T |
| キーワード(6)（和/英） | / read disturbance |
| キーワード(7)（和/英） | / write disturbance |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 石井 雄一郎 / Yuichiro Ishii / イシイ ユウイチロウ |
| 第1著者 所属（和/英） | ルネサス エレクトロニクス (略称： ルネサス エレクトロニクス) Renesas Electronics (略称： Renesas) |
| 第2著者 氏名（和/英/ヨミ） | 田中 美紀 / Miki Tanaka / タナカ ミキ |
| 第2著者 所属（和/英） | ルネサス エレクトロニクス (略称： ルネサス エレクトロニクス) Renesas Electronics (略称： Renesas) |
| 第3著者 氏名（和/英/ヨミ） | 藪内 誠 / Makoto Yabuuchi / ヤブウチ マコト |
| 第3著者 所属（和/英） | ルネサス エレクトロニクス (略称： ルネサス エレクトロニクス) Renesas Electronics (略称： Renesas) |
| 第4著者 氏名（和/英/ヨミ） | 澤田 陽平 / Yohei Sawada / サワダ ヨウヘイ |
| 第4著者 所属（和/英） | ルネサス エレクトロニクス (略称： ルネサス エレクトロニクス) Renesas Electronics (略称： Renesas) |
| 第5著者 氏名（和/英/ヨミ） | 田中 信二 / Shinji Tanaka / タナカ シンジ |
| 第5著者 所属（和/英） | ルネサス エレクトロニクス (略称： ルネサス エレクトロニクス) Renesas Electronics (略称： Renesas) |
| 第6著者 氏名（和/英/ヨミ） | 新居 浩二 / Koji Nii / ニイ コウジ |
| 第6著者 所属（和/英） | ルネサス エレクトロニクス (略称： ルネサス エレクトロニクス) Renesas Electronics (略称： Renesas) |
| 第7著者 氏名（和/英/ヨミ） | Tien Yu Lu / Tien Yu Lu / |
| 第7著者 所属（和/英） | ユナイテッドマイクロエレクトロニクスコーポレーション (略称： ユナイテッド・マイクロエレクトロニクス) United Microelectronics Corporation (略称： UMC) |
| 第8著者 氏名（和/英/ヨミ） | Chun Hsien Huang / Chun Hsien Huang / |
| 第8著者 所属（和/英） | ユナイテッドマイクロエレクトロニクスコーポレーション (略称： ユナイテッド・マイクロエレクトロニクス) United Microelectronics Corporation (略称： UMC) |
| 第9著者 氏名（和/英/ヨミ） | Shou Sian Chen / Shou Sian Chen / |
| 第9著者 所属（和/英） | ユナイテッドマイクロエレクトロニクスコーポレーション (略称： ユナイテッド・マイクロエレクトロニクス) United Microelectronics Corporation (略称： UMC) |
| 第10著者 氏名（和/英/ヨミ） | Yu Tse Kuo / Yu Tse Kuo / |
| 第10著者 所属（和/英） | ユナイテッドマイクロエレクトロニクスコーポレーション (略称： ユナイテッド・マイクロエレクトロニクス) United Microelectronics Corporation (略称： UMC) |
| 第11著者 氏名（和/英/ヨミ） | Ching Cheng Lung / Ching Cheng Lung / |
| 第11著者 所属（和/英） | ユナイテッドマイクロエレクトロニクスコーポレーション (略称： ユナイテッド・マイクロエレクトロニクス) United Microelectronics Corporation (略称： UMC) |
| 第12著者 氏名（和/英/ヨミ） | Osbert Cheng / Osbert Cheng / |
| 第12著者 所属（和/英） | ユナイテッドマイクロエレクトロニクスコーポレーション (略称： ユナイテッド・マイクロエレクトロニクス) United Microelectronics Corporation (略称： UMC) |
| 講演者 | 第1著者 |
| 発表日時 | 2018-08-08 13:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | SDM2018-40, ICD2018-27 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | no.172(SDM), no.173(ICD) |
| ページ範囲 | pp.83-88 |
| ページ数 | 6 |
| 発行日 | 2018-07-31 (SDM, ICD) |
[研究会発表申込システムのトップページに戻る]