| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2018-09-18 14:50 データフロー表現と機械学習アクセラレータへの応用 ○中田一紀（筑波技大）・三浦佳二（関西学院大）  RECONF2018-32 |
|
| 抄録 | （和） | 機械学習アルゴリズムのハードウェアアクセラレータの研究が進展している．機械学習ハードウェアを効率的に実装するアプローチとして，データフローグラフによる表現とそれを埋め込むことが重要になりつつある．本研究では，これまでハードウェア実装が あまりなされていなかった，（１）位相的データ解析と（２）強化学習について，データフロー表現に着目した実装を試みる．はじめに，先行研究として，機械学習アルゴリズムのデータフロー表現とそれらに対応するハードウェア実装について概観する．次に，ケーススタディとして，位相的データ解析と強化学習のそれぞれのアルゴリズムをデータフローグラフとして表現し，それに基づいた実装について示す．ここでは，データフローをグラフィカルに表現し，かつさまざまな抽象度の演算に応じてHDLを生成するツールとして，MATLAB/SimulinkとHDL Coderを使うことで，効率的に設計できることを示す． |
| （英） | Researches and development of machine learning accelerators have been rapidly progressing. It is becoming important to represent machine learning algorithms as data flow graph and to embed data flow structure on hardware platforms as an approach to efficiently design machine learning accelerators. In this study, we present to implement hardware accelerators for (i) Topological Data Analysis and (ii) Reinforcement Learning by focusing on their data flow representation. First, we briefly review the previous works on data flow representation of machine learning algorithms and their hardware implementation. Second, as a case study, we represent each algorithm of Topological Data Analysis and Reinforcement Learning as a data flow graph, and their hardware implementation based on the data flow graph. Finally, we show that machine learning accelerators can be efficiently designed by using MATLAB/Simulink and HDL Coder, which is a tool that graphically expresses data flow and generates HDL according to computation of various degrees of abstraction. |
|
| キーワード | （和） | 機械学習 / ハードウェアアクセラレータ / データフローグラフ / FPGA / ハードウェア記述言語 / / / |
| （英） | Machine Learning / Hardware Accelerator / Data Flow Graph / Field-Programmable Gate Array (FPGA) / Hardware Description Language / / / | |
| 文献情報 | 信学技報, vol. 118, no. 215, RECONF2018-32, pp. 73-78, 2018年9月. | |
| 資料番号 | RECONF2018-32 | |
| 発行日 | 2018-09-10 (RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| 査読に ついて |
本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります． | |
| PDFダウンロード | RECONF2018-32 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2018-09-17 - 2018-09-18 |
| 開催地（和） | LINE Fukuokaカフェスペース |
| 開催地（英） | LINE Fukuoka Cafe Space |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2018-09-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | データフロー表現と機械学習アクセラレータへの応用 |
| サブタイトル（和） | |
| タイトル（英） | Data Flow Representation and its Applications to Machine Learning Accelerator |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 機械学習 / Machine Learning |
| キーワード(2)（和/英） | ハードウェアアクセラレータ / Hardware Accelerator |
| キーワード(3)（和/英） | データフローグラフ / Data Flow Graph |
| キーワード(4)（和/英） | FPGA / Field-Programmable Gate Array (FPGA) |
| キーワード(5)（和/英） | ハードウェア記述言語 / Hardware Description Language |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 中田 一紀 / Kazuki Nakada / ナカダ カズキ |
| 第1著者 所属（和/英） | 筑波技術大学 (略称： 筑波技大) Tsukuba University of Technology (略称： Tsukuba Univ. of Tech.) |
| 第2著者 氏名（和/英/ヨミ） | 三浦 佳二 / Keiji Miura / ミウラ ケイジ |
| 第2著者 所属（和/英） | 関西学院大学 (略称： 関西学院大) Kwansei Gakuin University (略称： Kwansei Gakuin Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2018-09-18 14:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2018-32 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | no.215 |
| ページ範囲 | pp.73-78 |
| ページ数 | 6 |
| 発行日 | 2018-09-10 (RECONF) |
[研究会発表申込システムのトップページに戻る]