| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2018-12-07 15:15 誘導結合ThruChip Interfaceの検証方式の実チップ実装 ○茅島秀人・小島拓也・奥原 颯・天野英晴（慶大）  CPSY2018-42 |
|
| 抄録 | （和） | 3 次元積層LSI システムの一つであるビルディングブロック型計算システムは無線通信インタフェースTCI(ThruChip Interface) を用いてチップ間の通信を行う. しかしTCI はチップ積層において高い柔軟性をもつ一方で，通信用の送受信回路の動作点を適切に設定しなければならず，これを効率的に求める機構が必要であった. そこで本稿ではTCI の動作点を求めるための機能を持った汎用検証チップTCI Tester を提案する. また，SOTB65-nm プロセスを用いたシミュレーションの結果も報告する. |
| （英） | A building block computing system is one of the promising 3D Stacked VLSIs. It adopts an inductive coupling ThruChip Interface (TCI) for chip to chip interconnections, which can simultaneously realize flexible 3D stacking and low-cost fabrication. However, the TCIs have to be appropriately biased for proper communications. Thus, an efficient mean to fi nd such bias points is required. In order to achieve this goal, we propose a veri cation scheme for the TCI so as to easily monitor the TCI functions. We disclose preliminary simulation results of the proposed scheme implemented with the SOTB 65-nm technology. | |
| キーワード | （和） | ビルディングブロック型計算システム / ThruChip Interface / 3 次元積層LSI / / / / / |
| （英） | Building block computing system / ThruChip Interface / 3-D stacked VLSIs / / / / / | |
| 文献情報 | 信学技報, vol. 118, no. 339, CPSY2018-42, pp. 53-58, 2018年12月. | |
| 資料番号 | CPSY2018-42 | |
| 発行日 | 2018-11-28 (CPSY) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2018-42 |
|
| 研究会情報 | |
| 研究会 | VLD DC CPSY RECONF CPM ICD IE IPSJ-SLDM |
| 開催期間 | 2018-12-05 - 2018-12-07 |
| 開催地（和） | サテライトキャンパスひろしま |
| 開催地（英） | Satellite Campus Hiroshima |
| テーマ（和） | デザインガイア2018 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2018 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2018-12-VLD-DC-CPSY-RECONF-CPM-ICD-IE-SLDM-EMB-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | 誘導結合ThruChip Interfaceの検証方式の実チップ実装 |
| サブタイトル（和） | |
| タイトル（英） | Real Chip Implementation of a verification scheme for an Inductive-Coupling ThruChip Interface |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ビルディングブロック型計算システム / Building block computing system |
| キーワード(2)（和/英） | ThruChip Interface / ThruChip Interface |
| キーワード(3)（和/英） | 3 次元積層LSI / 3-D stacked VLSIs |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 茅島 秀人 / Hideto Kayashima / カヤシマ ヒデト |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 小島 拓也 / Takuya Kojima / コジマ タクヤ |
| 第2著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 奥原 颯 / Hayate Okuhara / オクハラ ハヤテ |
| 第3著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / アマノ ヒデハル |
| 第4著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2018-12-07 15:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2018-42 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | no.339 |
| ページ範囲 | pp.53-58 |
| ページ数 | 6 |
| 発行日 | 2018-11-28 (CPSY) |
[研究会発表申込システムのトップページに戻る]