| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2019-07-23 14:25 パイプライン型剰余乗算器を用いたペアリング計算FPGAのサイドチャネルセキュリティ評価 ○山﨑満文・坂本純一・奥秋陽太・松本 勉（横浜国大）  ISEC2019-29 SITE2019-23 BioX2019-21 HWS2019-24 ICSS2019-27 EMM2019-32 |
|
| 抄録 | （和） | 双線形ペアリングはadvanced cryptographyを実現する際に有用であるため，その高速ハードウェア実装のサイドチャネルセキュリティ評価が重要な課題となっている．我々はBN曲線上のOptimal Ateペアリングをパイプライン型剰余乗算器を用いて計算する最高速FPGA実装から抽出した主要部をSAKURA-Xボード上に実装した．我々はこの実装に対してサイドチャネル攻撃実験を行い，オリジナルのペアリング実装のサイドチャネルセキュリティにつき検討した． |
| （英） | Since bilinear pairing is useful in realizing advanced cryptography, side channel security evaluation of its high-speed hardware implementation is an important issue. We implemented on the SAKURA-X board the main part extracted from the fastest FPGA implementation that calculates the optimal Ate pairing on a BN curve using a pipelined modular multiplier. We performed side-channel attack experiments on this implementation and discussed side-channel security of the original pairing implementation. | |
| キーワード | （和） | 双線形ペアリング / 高機能暗号 / Optimal Ateペアリング / パイプライン型剰余乗算器 / ペアリング計算FPGA / サイドチャネル攻撃 / サイドチャネルセキュリティ / |
| （英） | Bilinear pairing / advanced cryptography / optimal Ate pairing / pipelined modular multiplier / FPGA pairing implementation / side-channel attack / side-channel security / | |
| 文献情報 | 信学技報, vol. 119, no. 143, HWS2019-24, pp. 151-156, 2019年7月. | |
| 資料番号 | HWS2019-24 | |
| 発行日 | 2019-07-16 (ISEC, SITE, BioX, HWS, ICSS, EMM) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ISEC2019-29 SITE2019-23 BioX2019-21 HWS2019-24 ICSS2019-27 EMM2019-32 |
|
| 研究会情報 | |
| 研究会 | ISEC SITE ICSS EMM HWS BioX IPSJ-CSEC IPSJ-SPT |
| 開催期間 | 2019-07-23 - 2019-07-24 |
| 開催地（和） | 高知工科大学 |
| 開催地（英） | Kochi University of Technology |
| テーマ（和） | セキュリティ、一般 |
| テーマ（英） | Security, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | HWS |
| 会議コード | 2019-07-ISEC-SITE-ICSS-EMM-HWS-BioX-CSEC-SPT |
| 本文の言語 | 日本語 |
| タイトル（和） | パイプライン型剰余乗算器を用いたペアリング計算FPGAのサイドチャネルセキュリティ評価 |
| サブタイトル（和） | |
| タイトル（英） | Side Channel Security of an FPGA Pairing Implementation with Pipelined Modular Multiplier |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 双線形ペアリング / Bilinear pairing |
| キーワード(2)（和/英） | 高機能暗号 / advanced cryptography |
| キーワード(3)（和/英） | Optimal Ateペアリング / optimal Ate pairing |
| キーワード(4)（和/英） | パイプライン型剰余乗算器 / pipelined modular multiplier |
| キーワード(5)（和/英） | ペアリング計算FPGA / FPGA pairing implementation |
| キーワード(6)（和/英） | サイドチャネル攻撃 / side-channel attack |
| キーワード(7)（和/英） | サイドチャネルセキュリティ / side-channel security |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 山﨑 満文 / Mitsufumi Yamazaki / ヤマザキ ミツフミ |
| 第1著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： YNU) |
| 第2著者 氏名（和/英/ヨミ） | 坂本 純一 / Junichi Sakamoto / サカモト ジュンイチ |
| 第2著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： YNU) |
| 第3著者 氏名（和/英/ヨミ） | 奥秋 陽太 / Yuta Okuaki / オクアキ ヨウタ |
| 第3著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： YNU) |
| 第4著者 氏名（和/英/ヨミ） | 松本 勉 / Tsutomu Matsumoto / マツモト ツトム |
| 第4著者 所属（和/英） | 横浜国立大学 (略称： 横浜国大) Yokohama National University (略称： YNU) |
| 講演者 | 第1著者 |
| 発表日時 | 2019-07-23 14:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | HWS |
| 資料番号 | ISEC2019-29, SITE2019-23, BioX2019-21, HWS2019-24, ICSS2019-27, EMM2019-32 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | no.140(ISEC), no.141(SITE), no.142(BioX), no.143(HWS), no.144(ICSS), no.145(EMM) |
| ページ範囲 | pp.151-156 |
| ページ数 | 6 |
| 発行日 | 2019-07-16 (ISEC, SITE, BioX, HWS, ICSS, EMM) |
[研究会発表申込システムのトップページに戻る]