| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2019-11-13 11:20 A New ATPG-based Logic Optimization Method by Removing the Redundant Multiple Faults ○Peikun Wang・Amir Masaud Gharehbaghi・Masahiro Fujita（The Univ. of Tokyo）  VLD2019-32 DC2019-56 |
|
| 抄録 | （和） | (まだ登録されていません) |
| （英） | In this paper, we propose a new ATPG-based logic optimization method by removing the redundant multiple faults. In order to find the redundant multiple faults, the incremental ATPG method is applied to quickly filter out the non-redundant faults. The multiple redundancies are eliminated from higher cardinality to lower cardinality; and hence, more redundancies can be removed. The experimental results up to redundant triple faults indicate that the proposed method can remove more redundancy comparing to the redundancy removal command in the synthesis tool SIS. | |
| キーワード | （和） | / / / / / / / |
| （英） | logic optimization / redundant multiple faults / incremental fault selection method / / / / / | |
| 文献情報 | 信学技報, vol. 119, no. 282, VLD2019-32, pp. 19-22, 2019年11月. | |
| 資料番号 | VLD2019-32 | |
| 発行日 | 2019-11-06 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2019-32 DC2019-56 |
|
| 研究会情報 | |
| 研究会 | VLD DC CPSY RECONF ICD IE IPSJ-SLDM IPSJ-EMB |
| 開催期間 | 2019-11-13 - 2019-11-15 |
| 開催地（和） | 愛媛県男女共同参画センター |
| 開催地（英） | Ehime Prefecture Gender Equality Center |
| テーマ（和） | デザインガイア2019 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2019 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2019-11-VLD-DC-CPSY-RECONF-ICD-IE-SLDM-EMB-ARC |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | A New ATPG-based Logic Optimization Method by Removing the Redundant Multiple Faults |
| サブタイトル（英） | |
| キーワード(1)（和/英） | / logic optimization |
| キーワード(2)（和/英） | / redundant multiple faults |
| キーワード(3)（和/英） | / incremental fault selection method |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 王 培坤 / Peikun Wang / オウ バイコン |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： The Univ. of Tokyo) |
| 第2著者 氏名（和/英/ヨミ） | アミル マサウド ガラバギ / Amir Masaud Gharehbaghi / アミル マサウド ガラバギ |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： The Univ. of Tokyo) |
| 第3著者 氏名（和/英/ヨミ） | 藤田 昌宏 / Masahiro Fujita / フジタ マサヒロ |
| 第3著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： The Univ. of Tokyo) |
| 講演者 | 第1著者 |
| 発表日時 | 2019-11-13 11:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2019-32, DC2019-56 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | no.282(VLD), no.283(DC) |
| ページ範囲 | pp.19-22 |
| ページ数 | 4 |
| 発行日 | 2019-11-06 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]