| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2020-03-04 13:25 非同期式RTLモデルに対するラッチ挿入による動的電力最適化手法の検討 ○仙波翔吾・齋藤 寛（会津大）  VLD2019-100 HWS2019-73 |
|
| 抄録 | （和） | 本稿では，非同期式RTLモデルに対するラッチ挿入による動的消費電力最適化手法を提案する．非同期式RTLモデルのデータパスにおいて，提案手法は不必要な動作をする組み合わせ回路の直前にラッチを挿入し，無駄な動作を防ぐ．また，レイテンシ制約を維持するために，クリティカルパス遅延を考慮してラッチを挿入する手法を検討する．実験では，3つのベンチマーク回路に提案手法を適用し，動的消費電力の削減効果を評価した．従来のオペランドアイソレーションを行った同期式回路と比較して，提案したラッチ挿入手法は，平均で28.2%の動的消費電力を削減できた．また，クリティカルパス遅延を考慮したラッチ挿入手法では，平均で11.5%の動的消費電力を削減できた． |
| （英） | In this paper, we propose a dynamic power optimization method by latch insertion for asynchronous RTL models. In data-paths of the asynchronous RTL model, the proposed method inserts latches before combinational circuits to prevent the unnecessary operations. We also study a latch insertion by considering critical path delays to satisfy latency constraint. In the experiment, we applied the proposed method for three benchmarks and evaluated the reduction effect of dynamic power consumption. Compared to synchronous circuits with traditional operand isolations, the proposed latch insertion method reduced the dynamic power consumption by 28.2% on the average. On the other hand, the latch insertion method by considering critical path delays reduced the dynamic power consumption by 11.5% on the average. | |
| キーワード | （和） | 非同期式回路 / RTL / 動的消費電力 / オペランドアイソレーション / / / / |
| （英） | asynchronous circuits / RTL / dynamic power consumption / operand isolation / / / / | |
| 文献情報 | 信学技報, vol. 119, no. 443, VLD2019-100, pp. 37-42, 2020年3月. | |
| 資料番号 | VLD2019-100 | |
| 発行日 | 2020-02-26 (VLD, HWS) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2019-100 HWS2019-73 |
|
| 研究会情報 | |
| 研究会 | HWS VLD |
| 開催期間 | 2020-03-04 - 2020-03-07 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Ken Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2020-03-HWS-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 非同期式RTLモデルに対するラッチ挿入による動的電力最適化手法の検討 |
| サブタイトル（和） | |
| タイトル（英） | A Study of Dynamic Power Optimization by Latch Insertion for Asynchronous RTL Models |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 非同期式回路 / asynchronous circuits |
| キーワード(2)（和/英） | RTL / RTL |
| キーワード(3)（和/英） | 動的消費電力 / dynamic power consumption |
| キーワード(4)（和/英） | オペランドアイソレーション / operand isolation |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 仙波 翔吾 / Shogo Semba / センバ ショウゴ |
| 第1著者 所属（和/英） | 会津大学 (略称： 会津大) The University of Aizu (略称： UoA) |
| 第2著者 氏名（和/英/ヨミ） | 齋藤 寛 / Hiroshi Saito / サイトウ ヒロシ |
| 第2著者 所属（和/英） | 会津大学 (略称： 会津大) The University of Aizu (略称： UoA) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2020-03-04 13:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2019-100, HWS2019-73 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | no.443(VLD), no.444(HWS) |
| ページ範囲 | pp.37-42 |
| ページ数 | 6 |
| 発行日 | 2020-02-26 (VLD, HWS) |
[研究会発表申込システムのトップページに戻る]